「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 48 49 50 51 52 53 54 55 56 .... 274 275 次へ＞- To provide a process controller to perform self-diagnosis and self-repair of an error in control data, a self-repair method of a duplex system of the controller and a control data memory, and a self-repair program of the control data memory.
制御データのエラーを自己診断し、自己修復するプロセスコントローラ、同コントローラの２重化システム、及び制御データメモリの自己修復方法、制御データメモリの自己修復プログラムを提供することを目的とする。 - 特許庁 - The optional-waveform control signal generation circuit 21a consists of an optional-waveform data memory 21a1 and a complementary signal generation circuit 21a2, and the current control signal generation circuit 21b consists of a current control waveform data memory 21b1 and a D/A converter 21b2.
前記任意波形制御信号発生回路21aは、任意波形データメモリ21a1と相補信号発生回路21a2で構成し、前記電流制御信号発生回路21bは、電流制御波形データメモリ21b1とD/A変換器21b2で構成する。 - 特許庁 - This control method of the assemblies includes an actuator 40 related to an assembly component 20, an additional control unit 42 having a first non-volatile memory section 44 and connected to the control unit 30, and a second non-volatile memory section 46.
アセンブリコンポーネント２０に関連するアクチュエータ４０と、第１の不揮発性メモリセクション４４を有し、かつコントロールユニット３０に接続された追加的なコントロールユニット４２を含み、第２の不揮発性メモリセクション４６を含む。 - 特許庁 - The scanner control memory 12 stored the scanner control program 13 stored in the printer control memory 22 and information uploaded by the printer part 2 to the scanner part 1 as its version information 131.
スキャナ用制御メモリ１２は、プリンタ用制御メモリ２２に格納されていたスキャナ制御プログラム１３及びその版数情報１３１であってプリンタ部２によりスキャナ部１にアップロードされたものとを格納する。 - 特許庁 - In each gate transistor, a control signal from the control logic is its gate input, a gate transistor conducted by the control signal connects write-in voltage to a corresponding memory cell and enables write-in for the memory cell.
各ゲートトランジスタは、制御ロジックからの制御信号をそのゲート入力とし、制御信号により導通状態にされたゲートトランジスタは、対応するメモリセルに書き込み電圧を接続してメモリセルの書き込みを可能にする。 - 特許庁 - The transfer arbiter performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to the transfer requests from the first data transfer control section and the second data transfer control section.
転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁 - Then a memory control means 22 stores one of the correction coefficient and the white balance control value for the still picture, and the white balance control value for the moving picture in a memory 30 while associating them to the corresponding frame.
そして、メモリ制御手段２２は、補正係数及び静止画用のホワイトバランス制御値のいずれか一方並びに動画用のホワイトバランス制御値を対応するフレームと関連付けてメモリ３０に記憶させる。 - 特許庁 - Moreover, the circuit 17 reads out the digital signal stored in the memory 16 by outputting a control signal to the memory 16 and processes the digital signal into a liquid crystal panel control signal to output the control signal to a liquid crystal panel 18.
また、パネル制御信号生成回路１７は、メモリ１６に制御信号を出力し、メモリ１６に記憶されたディジタル信号を読み出し、液晶パネル制御信号に加工して、液晶パネル１８に出力する。 - 特許庁 - To provide a threshold voltage control device of a non-volatile memory cell that can accurately control the threshold voltage of a memory cell being controlled by a word line voltage, reduces control time, and can be operated with a low power, and its method.
ワードライン電圧により制御されるメモリセルのしきい電圧を正確に制御し、制御時間を短縮させ、低電力で動作し得る非揮発性メモリセルのしきい電圧制御装置及びその方法を提供する。 - 特許庁 - Each of the calling lamps 8 and the representative lamps 4, 6 comprises a light source, a memory for storing therein a plurality of light source control patterns, a control circuit for controlling the light source from the control patterns stored in the memory, an infrared communication means for receiving infrared communication, and a remote control for transmitting a selecting signal of the light source control pattern by the infrared communication.
各呼出ランプ８と代表ランプ４，６は、光源と、光源の制御パターンを複数記憶するメモリと、メモリに記憶された制御パターンに基づいて光源を制御する制御回路と、赤外線通信を受信可能な赤外線通信手段とを備える。 - 特許庁 - This memory card controller 2A has a control circuit 12 capable of selecting one of an MMC memory card mode wherein operation as a memory card based on multimedia card standards is controlled, and an SD memory card mode wherein operation as a memory card based on SD card standards is controlled.
メモリカードコントローラ（２Ａ）は、マルチメディアカード規格に準拠するメモリカードとしての動作を制御するＭＭＣメモリカードモードと、ＳＤカード規格に準拠するメモリカードとしての動作を制御するＳＤメモリカードモードとの何れかを選択可能な制御回路（１２）を有する。 - 特許庁 - Copying of the contents of the nonvolatile memory 515 and periodic updating of the data in the nonvolatile memory 515 is executed between the nonvolatile memory 515 and a data memory 517 provided in the ASIC after a power supply is turned on so that the CPU 511 does not directly output the control output to the nonvolatile memory 515.
ＡＳＩＣに設けたデータメモリ５１７との間で電源ＯＮ後の不揮発性メモリの内容のコピーおよび定期的な不揮発性メモリのデータ更新が実行され、ＣＰＵから不揮発性メモリに直接制御出力が行われることはない。 - 特許庁 - In the case that power supply is broken during write operation to the IC memory 10b, the memory control part 4a reads out data recorded in the backup memory 6 at the time of power restoration and copies the data to the IC memory 10b through the memory R/W 23a.
一方、ＩＣメモリ１０ｂに対する書き込み動作中に電源供給が切断された場合、メモリ制御部４ａは、電源復帰時に、バックアップ用メモリ６に記録されたデータを読み出して、メモリＲ／Ｗ２３ａを介してＩＣメモリ１０ｂに複写する。 - 特許庁 - The electronic apparatus is provided at least with a memory control means 1 for maintaining the expansion memory 3 in a self-refresh mode when there is no memory access and on the other hand, releasing a self-refresh command, reading data and writing the data when the add-in memory 3 becomes the target of memory access.
メモリアクセスのないときには増設メモリ３をセルフリフレッシュモードに保持する一方、メモリアクセスの対象になったときには、セルフリフレッシュ指令を解除して、データの読出し、書き込みを行うことを特徴とするメモリ制御手段１を少なくとも備えている。 - 特許庁 - The electronic equipment 1 requires prescribed memory capacity and is constituted by mounting plural small memory parts (A1, A2) to be connected with an equipment control part B and setting the total sum of the memory capacity of the small memory parts (A1, A2) to be approximately equivalent to the prescribed memory capacity.
所定メモリ容量を要する電子装置１であって、装置制御部Ｂと接続する複数個の小メモリ部（Ａ１、Ａ２）を搭載し、前記小メモリ部（Ａ１、Ａ２）のメモリ容量の総和が所定メモリ容量と略等しくなるように設定されて構成される。 - 特許庁 - When writing data to a selected memory cell, the control circuit performs correction writing associated with data writing in accordance with written data in a reference memory cell that is adjacent to the selected memory cell, in which case the data is written to the reference memory cell after data is written to the selected memory cell.
制御回路は、選択メモリセルへのデータ書き込みに際し、選択メモリセルに隣接し選択メモリセルへのデータ書き込みの後にデータが書き込まれる参照メモリセルの書き込みデータに応じてデータ書き込みに付随する補正書き込みを実行する。 - 特許庁 - According to this, the access signal from a CPU 011 to the high-speed memory 020 is output out of the control LSI 0101 via the high-speed memory bus 017→the bus trace signal switching part 015→the low-speed memory bus 018, and the access state to the high-speed memory 020 can be thus observed on the low-speed memory side.
これによりＣＰＵ(011)から高速メモリ(020)へのアクセス信号が、高速メモリバス(017)→バストレース信号切替部(015)→低速メモリバス(018)経由で制御ＬＳＩ(010)の外部へ出力され、高速メモリ(020)へのアクセス状態を低速メモリ側で観測することが可能となる。 - 特許庁 - An operation state control circuit of the memory core control circuit inactivates an operation state control signal after a lapse of specific time from the inactivation of the external control signal, at the burst read operation.
メモリコア制御回路の動作状態制御回路は、バースト読み出し動作時に、外部制御信号の非活性化から所定時間の経過後、動作状態制御信号を非活性化させる。 - 特許庁 - This duplex controller is provided with first and second control parts 1 and 2 having memories 12 and 22 of which one becomes a control side and the other becomes a standby side, and a redundant control part 3 for equalizing the contents of the memory on the control side between these first and second control parts to the memory on the standby side between the first and second control parts.
本発明は、メモリを有し、一方が制御側、他方が待機側となる第１，第２の制御部と、この第１，第２の制御部の内、制御側のメモリの内容を、第１，第２の制御部の内、待機側のメモリへイコライズする冗長化制御部とを具備する二重化制御装置に改良を加えたものである。 - 特許庁 - The bit line control circuit BLC(1U,1) performs operation control on the first memory cell array when the first and second control signals are activated; the bit line control circuit BLC(1U,2) performs operation control on the second memory cell array when the first and third control signals are activated.
ビット線制御回路ＢＬＣ（１Ｕ，１）は、第１及び第２の制御信号が活性化された場合に第１のメモリセルアレイに対する動作制御を行い、ビット線制御回路ＢＬＣ（１Ｕ，２）は、第１及び第３の制御信号が活性化された場合に第２のメモリセルアレイに対する動作制御を行う。 - 特許庁 - An update program reserves a storage area for storing new control information in a volatile memory section, makes the volatile memory section sequentially store the new control information received by a communication section in the storage area, and after reception of all the new control information, updates control information stored in a non-volatile memory area with the stored new control information.
更新プログラムは、揮発性記憶部に新規制御情報を格納する格納領域を確保し、通信部が受信する新規制御情報を逐次格納領域に格納させ、新規制御情報を全て受信し終えた後、格納されている新規制御情報で不揮発性記憶部に記憶されている制御情報を更新する。 - 特許庁 - Write-in voltage Vpgm is applied to a control gate pf a selected memory transistor of the NAND cell, Vss is applied to a control gate of an adjacent non-selection memory transistor, and data is written by the selected memory transistor.
ＮＡＮＤセルの選択されたメモリトランジスタの制御ゲートに書き込み電圧Ｖｐｇｍを印加し、その両隣の非選択メモリトランジスタの制御ゲートにＶｓｓを印加して、選択されたメモリトランジスタでデータ書き込みを行う。 - 特許庁 - A memory card detection part 52 detects if a memory card 14 is connected to each one of a plurality of slots 20, a control signal generation part 62 outputs the memory card control signal to a buffer 68A arranged corresponding to each slots 20.
メモリカード検出部５２が、複数のスロット２０の各々にメモリカード１４が接続されたか否かを検出し、制御信号生成部６２が、各スロット２０に対応して設けられたバッファ６８Ａにメモリカード制御信号を出力する。 - 特許庁 - The independent control circuit 14 accesses a USB memory 2 when the USB memory 2 is connected to a USB port 12, and updates firmware of the normal control circuit 13 with firmware data from the USB memory 2 for updating the firmware.
ＵＳＢポート１２にＵＳＢメモリ２が接続されると、独立制御回路１４は、ＵＳＢメモリ２にアクセスし、ファームウェアアップデート用のＵＳＢメモリ２からのファームウェアデータにより、通常制御回路１３のファームウェアをアップデートする。 - 特許庁 - A semiconductor memory device is provided with a plurality of memory cell arrays 1 provided with memory cells which can be re-written electrically and which consist of variable resistance elements for storing a resistance value as data, a column control circuit 2, and a row control circuit 3.
半導体記憶装置は、電気的書き換え可能で抵抗値をデータとして記憶する可変抵抗素子からなるメモリセルを備えた複数のメモリセルアレイ１と、カラム制御回路２及びロウ制御回路３とを備える。 - 特許庁 - The recording medium control part 13 selects, based on the management information stored in the system control part 15, a memory to be used from the plurality of memories constituting the recording medium 14, and performs memory check only to the selected memory.
記録媒体制御部１３は、システム制御部１５に記憶された管理情報に基づいて、記録媒体１４を構成する複数のメモリの中から、使用が予定されるメモリを選択し、選択したメモリに対してのみメモリチェックを行う。 - 特許庁 - The magnetic memory cell has a magnetic substance memory layer for storing data by the magnetization state, and a spin control layer for supplying spin electrons to the magnetic substance memory layer by the same control principle regardless of the data being written, based on the writing current.
磁気メモリセルは、磁化状態によりデータを記憶する磁性体記憶層と、書き込み電流に基づいて書き込むデータに依らず同一の制御原理で磁性体記憶層にスピン電子を供給するスピン制御層とを備える。 - 特許庁 - The display device 10 has a plurality of slots 13, 14 for attachably and detachably mounting memory cards A, B, an external memory control part 15 for recording moving image and/or still image data to the memory cards A, B and a control part 23.
表示装置１０は、メモリカードＡ，Ｂを着脱可能に装着するための複数のスロット部１３，１４と、メモリカードＡ，Ｂに動画及び／又は静止画データを記録するための外部メモリ制御部１５と、制御部２３を備える。 - 特許庁 - As a result, when the number of data delay cycles fluctuates, a correction amount calculating part 109 gives a correction amount to a memory control part 104 to made correct data transfer timing by the memory control part 104 from the external memory part 101.
その結果、データ遅延サイクル数が変動していた場合には、補正量算出１０９から補正量をメモリ制御部１０４へ与え、メモリ制御部１０４による外部メモリ部１０１からのデータ転送タイミングを補正させる。 - 特許庁 - The number of connecting lines between a carriage (recording head section) and a printer body control section is reduced by providing a memory access control section for controlling access to nonvolatile memory in the carriage on which an ink cartridge equipped with nonvolatile memory is mounted.
不揮発性メモリを備えたインクカートリッジが装着されるキャリッジ（記録ヘッド部）に、不揮発性メモリへのアクセスを制御するメモリアクセス制御部を設けることで、キャリッジとプリンタ本体側制御部との間の接続線数を減少させる。 - 特許庁 - In conducting loopack by a station side unit, a control monitor section 1-2 controls a data storage memory 1-1 via a control memory 1-3 and the data storage memory reads outgoing data at the same speed as that of incoming data and transmits the outgoing data.
局側装置はループバックを行うとき、制御・監視部１−２によりコントロール用メモリ１−３を介してデータ格納メモリ１−１を制御し、データ格納メモリは、上りデータと同一速度で下りデータを読み出して送出する。 - 特許庁 - A CPU 22 checks a copyright display bit of the control information CR for a minute delay time applied to the memory 23 by a memory control signal MC, and determines whether or not the data AD stored in the memory is to be recorded on a disk 27.
ＣＰＵ２２は、メモリ制御信号ＭＣによりメモリ２３にかけた微少遅延時間の間に、制御情報ＣＲの著作権表示ビットをチェックし、メモリに格納されたデータＡＤをディスク２７に記録するか否かを決定する。 - 特許庁 - A local snoop control unit 32 locks an address by registering a destination address into an address lock control part 33, and makes a memory access processing part 36 execute memory access, when the destination of a request is a local memory unit even for the case of a cache mistake.
ローカルスヌープ制御部３２は、キャッシュミスケースであってもリクエストの宛先がローカルの記憶装置である場合には、宛先アドレスをアドレスロック制御部３３に登録してアドレスをロックし、メモリアクセス処理部３６にメモリアクセスを実行させる。 - 特許庁 - In the mobile station of a train radio system, a memory region for editing is provided on a memory of a control unit, in addition to a memory region for operation, thereby operation and editing are performed simultaneously.
列車無線システムの移動局において、制御部のメモリに、運用のメモリ領域とは別に、編集用のメモリ領域を設け、運用と編集を同時に行うことを特徴とする。 - 特許庁 - When an icon 'SAVE' on a memory control icon selection picture is selected, a series of solution process expressions are transferred and stored to an ALG memory 18a built in a flash memory (EEPROM) 18.
メモリ制御のアイコン選択画面で[SAVE]を選択すると演算過程データメモリ17cに記憶された一連の求解過程式がフラッシュメモリ(EEPROM)18に確保されるALGメモリ18aに転送記憶されて保存される。 - 特許庁 - Each time an extension status memory 12 is updated, a central control unit 7 reads out contents in the memory and transfers them to an extension status memory 13 of the PC B board via a LAN.
中央制御装置７は、内線状態メモリ１２が更新される毎にメモリの内容を読み出し、ＬＡＮを経由してＰＣ中継台の内線状態メモリ１３に転送する。 - 特許庁 - The controller 150 is allocated in the main circuit board 110 to control the memory 120, and memory information is provided to the display 130 to display the memory information in the unit.
コントローラ１５０はメイン回路基板１１０に配置され、メモリチップ１２０を制御し、そのメモリ情報を表示ユニット１３０に提供して該ユニットにメモリ情報を表示させる。 - 特許庁 - A memory module 20 comprises: a semiconductor memory 22; a nonvolatile memory 23 for storing specific data; and a control circuit 21 including a power supply part 25 and an operation mode setting part 27.
メモリモジュール２０は、半導体メモリ２２および特定データを記憶する不揮発性メモリ２３と、電源供給部２５および動作モード設定部２７を有する制御回路２１とを備えている。 - 特許庁 - A control part 132 of the SSD 130 uses a part of the main memory 120 having a DRAM (Dynamic Random Access Memory) as a buffer area 121 in the data storage into a NAND type flash memory 131.
そして、ＳＳＤ１３０の制御部１３２が、ＤＲＡＭを有するメインメモリ１２０の一部を、ＮＡＮＤ型フラッシュメモリ１３１へのデータ格納におけるバッファ領域１２１として利用する。 - 特許庁 - To provide a memory control circuit positively using a low-power mode, without reducing access efficiency to each memory device, in a system configuration using the plurality of memory devices.
複数のメモリデバイスを使用するシステム構成において、低電力モードを積極的に利用し、かつ、メモリデバイスへのアクセス効率の低下を起こさないメモリ制御回路を提供する。 - 特許庁 - A priority / speed control section 40 transfers the packets to transfer buffers 33 at a rate determined for each memory from a memory location of the value pointed out by a ReleasePointer 32 corresponding to the memory to which the packet is written.
優先／速度制御部４０は、パケットが書き込まれたメモリに対応するＲｅｌｅａｓｅＰｏｉｎｔｅｒ３２が示す値のメモリ位置から、メモリごとに定められた速度で、転送バッファ３３にパケットを転送する。 - 特許庁 - To provide a storage device and a storage control device capable of efficiently allocating memory pools of an information storage area within a limited memory capacity of a memory unit in a short period.
メモリユニットの限られたメモリ容量の中で、情報記憶域のメモリプールを短時間で効率的に配置することを可能にするストレージ装置及びストレージ制御装置を提供する。 - 特許庁 - To provide a microcomputer with built-in flash memory capable of smoothly rewriting the flash memory while still placing a rewrite program as it is on the flash memory without adding a complicated control circuit.
複雑な制御回路を付加することなく、フラッシュメモリ上に書換えプログラムを置いたまま、支障なくフラッシュメモリの書換を可能とする、フラッシュメモリ内蔵のマイクロコンピュータを得る。 - 特許庁 - The electronic control device to be mounted in the vehicle is equipped with a reference data accommodation memory, a data memory failure judging means, and at least two transferring means for a RAM memory.
この発明による車載電子制御装置は、さらに基準データ格納メモリと、データメモリ異常判定手段と、ＲＡＭメモリに対する少なくとも２つの転送手段を備えている。 - 特許庁 - The memory protection system is configured so that voltage is supplied from the power supply part 40 to the flash memory part 20 while being accessed from the control part 10 to the flash memory part 20 through the bus line 60.
そして、バスライン６０を介して制御部６０からフラッシュメモリ部２０へアクセスされる間に、電源部４０からフラッシュメモリ部２０へ電圧を供給するように構成する。 - 特許庁 - The central memory control part 2 distributes the request address to a pertinent memory device by an internal address decoder, and selects pertinent memory bridge devices 3 to 5 from a plurality of devices, and makes an access request.
中央メモリ制御部２は、要求アドレスを内部アドレスデコーダにより該当するメモリデバイスに振り分け、該当するメモリブリッジ装置３〜５を複数の中から選択し、アクセス要求を行う。 - 特許庁 - Thereby, the control data can be reliably kept at the volatile memory 42 or the non-volatile memory 9, and the dark current in the volatile memory 9 can be reduced.
従って、揮発性メモリ４２もしくは不揮発性メモリ９によって制御データを確実に保持することができるとともに、揮発性メモリ９における暗電流も低減することができる。 - 特許庁 - A system control circuit 120 transfers data to a memory 140, and writes the data to the assigned address of the memory 140 or reads the data from the assigned address of the memory 140.
システム制御回路１２０は、メモリ１４０にデータを転送してメモリ１４０の指定されたアドレスにデータを書き込み、また、メモリ１４０の指定されたアドレスからデータを読み出す。 - 特許庁 - An image memory access control section 221 is provided with at least one memory image processing section 709 for applying prescribed image processing to image data stored in a memory module 222.
画像メモリー・アクセス制御部２２１にはメモリー・モジュール２２２に格納する画像データに対して所定の画像処理をおこなう少なくとも一つのメモリー画像処理部７０９を備える。 - 特許庁 - When there is an access request to the nonvolatile memory 19 from a printer controller 201, the memory access reservation control part 302 performs access to the nonvolatile memory 19 according to the access request.
プリンタコントローラ２０１から不揮発性メモリ１９へのアクセス要求があった場合、メモリアクセス予約制御部３０２がアクセス要求に応じて不揮発性メモリ１９に対するアクセスを行なう。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
