「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 51 52 53 54 55 56 57 58 59 .... 274 275 次へ＞- To obtain a semiconductor memory which can be provided with a control section performing operation control of a memory when power source supply from the outside is interrupted, or a backup function performing supply of a power source for a memory incorporated in the control section with a simple constitution without increasing the manufacturing cost.
外部からの電源供給が遮断されたときにメモリ部及び該メモリ部の動作制御を行うコントロール部、又はコントロール部に内蔵されたメモリに対して電源の供給を行うバックアップ機能を、コストが増大することなく簡単な構成で備えることができる半導体記憶装置を得る。 - 特許庁 - An encoding image memory control part 14 reads a coding image of a target of intra-prediction from an original image memory 12 in accordance with an instruction of an intra-prediction encoding control part 11, and a reference original image memory control part 13 reads a region adjacent to the encoding image as a reference original image.
イントラ予測符号化制御部１１の指示に従い、符号化画像メモリ制御部１４が原画像メモリ１２からイントラ予測対象の符号化画像を読み出すと共に、参照原画像メモリ制御部１３が符号化画像に隣接する領域を参照原画像として読み出す。 - 特許庁 - When a USB memory 3 is inserted into a USB host I/F 16, a control part 11 reads a USB memory serial number from the USB memory 3 and reads the type of a deletion command from a command file stored in the USB memory 3.
制御部１１は、ＵＳＢメモリ３がＵＳＢホストＩ／Ｆ１６に挿入されたときに、ＵＳＢメモリ３からＵＳＢメモリシリアル番号を読み取り、ＵＳＢメモリ３に格納されたコマンドファイルから消去コマンドの種別を読み取る。 - 特許庁 - The memory control unit selectively performs either first write processing for writing data into a flash memory of the SSD or second write processing for writing data into the flash memory after deleting unnecessary data recorded in the flash memory.
メモリ制御部は、ＳＳＤのフラッシュメモリにデータを書き込む第１の書き込み処理と、フラッシュメモリに記録された不要データを消去した後にフラッシュメモリにデータを書き込む第２の書き込み処理の一方を選択的に行う。 - 特許庁 - To provide a memory system and its control method in which load operation for a buffer memory is executed simply and quickly in a memory system performing load operation of data from a nonvolatile memory with a smaller unit than a normal read-out unit.
通常の読み出し単位より小さな単位で不揮発性メモリからデータのロード動作行うメモリシステムであって、バッファメモリへのロード動作を簡易且つ迅速に実行するメモリシステムおよびその制御方法を提供すること。 - 特許庁 - The nonvolatile semiconductor memory device 1B includes a memory plane 110 of which the plurality of memory cells are arrayed in a bit line direction B and a word line direction W and also a memory cell objective for control is specified by a row decoder 101 and a column decoder.
不揮発性半導体記憶装置１Ｂは、ビット線方向Ｂ及びワード線方向Ｗに複数のメモリセルが配列され、ロウデコーダ１０１及びカラムデコーダによって制御対象メモリセルが指定されるメモリプレーン１１０を有する。 - 特許庁 - In the image processing apparatus, a memory diagnostic module 91 of a start-up program 7 performs a memory diagnosis to a start-up program use area, a control program wake-up time use area and a memory diagnosis management area required at the minimum when the apparatus wakes up in the whole memory.
起動プログラムのメモリ診断モジュールがメモリ全体において装置の起床時に最低限必要な起動プログラム使用エリア、制御プログラム起床時使用エリアおよびメモリ診断管理エリアに対してメモリ診断する。 - 特許庁 - To shorten the writing time by effectively using the function possessed by a memory 14 in a memory control circuit 10 provided between a CPU 12 and the memory 14 to enable the writing of data to the memory 14 through a write buffer 18.
ＣＰＵ１２とメモリ１４間にあって、ライトバッファ１８を介してメモリ１４に対するデータの書き込みを可能とするメモリ制御回路１０において、メモリ１４の持つ機能を有効に利用して書き込み時間の短縮を図る。 - 特許庁 - In a volatile SRAM 1, a row decoder 4 is connected to a memory array 2 having many memory cells arranged inside the memory array 2 in a matrix shape through word lines 3, and a data control part 5 is connected to the memory array 2 through data lines 6.
揮発性のＳＲＡＭ１において、その内部にマトリックス状に配置された複数のメモリセルを多数有するメモリアレイ２に、ワード線３を介してロウデコーダ４が接続され、データ線６を介してデータ制御部５が接続されている。 - 特許庁 - Also, a control circuit 12 has a pointer 17 designating an address of a memory cell, and performs processing in which it is decided whether data in the memory cell satisfies retrieving conditions or not in a flash memory device when data inside a flash memory device is retrieved.
また、制御回路１２はメモリセルのアドレスを指定するポインタ１７を有し、フラッシュメモリ装置内部のデータの検索に際しメモリセル内のデータが検索條件を満すかどうかを判断する処理をフラッシュメモリ装置内で実行する。 - 特許庁 - A control part 100 obtains the moving image data generated by the camera part 20, and divides the data into a plurality of fragments after buffering the data in a data buffer 70 to write the data in a data memory 50 (built-in memory) or a memory card MC (external memory).
制御部１００は、カメラ部２０によって生成された動画データを取得すると、データバッファ７０にバッファした後、複数のフラグメントに分割して、データメモリ５０（内蔵メモリ）またはメモリカードＭＣ（外部メモリ）に書き込む。 - 特許庁 - The memory control section 34a detects the memory 31-1a being different from stored information from combination of memories 31-1a, 32a and memories 31-1a, 33a in which information is not made to coincide, and writes intrinsic information of the device stored in the memory 32a or 33a in the memory 31-1a.
メモリ管理部34a は、情報が一致しなかったメモリ31-1a,32a 及びメモリ31-1a,33a の組合わせから、記憶されている情報の異なるメモリ31-1a を検出し、このメモリ31-1a に対してメモリ32a 又は33a に記憶されている装置固有情報を書込む。 - 特許庁 - Also, a memory reading control section 32 detects a buffer memory from which the data can be read from among the memories 15A-15N, reads out the special reproduction data from the memory 15N on the basis of the information of the DTS of the memory 15N which is readable.
また、メモリ読み出し制御部３２は、バッファメモリ１５Ａ乃至１５Ｎから、読み出し可能なバッファメモリを検出し、読み出し可能なバッファメモリ１５ＮのDTSの情報に基づいて、バッファメモリ１５Ｎから特殊再生用データを読み出す。 - 特許庁 - The memory controller is provided with an access control means controlling access to the flash memory and a signal output means outputting a writing data signal for diagnosing the operation of the flash memory or the quality of the block to a data bus of the flash memory.
フラッシュメモリに対するアクセスを制御するアクセス制御手段と、フラッシュメモリのデータバスに、フラッシュメモリの動作若しくはブロックの良否を診断するための書込みデータ信号を出力する信号出力手段を備える。 - 特許庁 - The remote control unit 12 has a liquid crystal monitor 16 and a memory card slot 18 and, by inserting a memory card 20 in the memory card slot 18, image data is read from the memory card 20 to be displayed on the liquid crystal monitor 16.
リモコンユニット１２は液晶モニタ１６とメモリカードスロット１８を有し、メモリカード２０がメモリカードスロット１８に挿入されることにより、メモリカード２０から画像データが読み出され、その画像が液晶モニタ１６に表示される。 - 特許庁 - A first control signal CS1 for activating a first memory device 10, and a command signal CMD, an address signal ADD, and a data signal DAT for performing access to the memory cell array 100 are input to a first memory device 10 having a memory cell array 100.
メモリセルアレイ１００を有する第１メモリ装置１０に、第１メモリ装置１０を活性化するための第１制御信号CS1、メモリセルアレイ１００にアクセスするためのコマンド信号CMD、アドレス信号ADD、及びデータ信号DATを入力する。 - 特許庁 - A control circuit 105 turns on a memory write transistor 143 to temporarily hold the output electric signal of a pixel 101 in a memory element 145.
制御回路１０５は、メモリ書込Ｔｒ１４３をオンさせて画素１０１の出力電気信号をメモリ素子１４５に一時保持させる。 - 特許庁 - Thus, the occurrence of data exchange between the cache memory device 6 and the main memory 8 is decreased and processing efficiency in communication control is improved.
これにより、キャッシュメモリ装置６とメインメモリ８との間のデータの入れ替え発生が減少し通信制御の処理効率が向上する。 - 特許庁 - The control part 102 develops the storage data of the non-volatile memory 104 to the volatile memory 103 when the power supply from the outside is started.
制御部１０２は、外部からの電力供給が開始されたら不揮発性メモリ１０４の記憶データを揮発性メモリ１０３に展開する。 - 特許庁 - An image decoding apparatus 100 comprises a decoding unit 30, a frame memory 40, a deblocking filter 50, an MB (macroblock) memory 60, and a control unit 70.
画像復号装置１００は、復号部３０、フレームメモリ４０、デブロッキングフィルタ５０、ＭＢ（マクロブロック）メモリ６０、及び、制御部７０を備える。 - 特許庁 - To provide a semiconductor memory device that increases the coupling capacity in which a control gate is coupled with a floating gate even when a memory cell is microfabricated.
メモリセルを微細化してもコントロールゲートとフローティングゲートとの結合容量を増大さることができる半導体記憶装置を提供する。 - 特許庁 - The backup control circuit stores internal state data showing the internal state of the object circuit in a memory, and reads the internal state data from the memory.
バックアップ制御回路は、対象回路の内部状態を示す内部状態データをメモリに格納し、メモリから内部状態データを読み出す。 - 特許庁 - The second transferring means enters the presumed variable control constant data on the basis of the reference data into the RAM memory from the reference data accommodation memory.
第２の転送手段は基準データ格納メモリからＲＡＭメモリに基準データに基づく推定可変制御定数データを書き込みする。 - 特許庁 - A memory control part 202 performs processing to the image file stored in the memory part 205 based on the instruction information inputted into the interface part 201.
メモリ制御部202は、インターフェイス部201に入力された指示情報に基づいて、メモリ部205に記憶されている画像ファイルに対して処理を行う。 - 特許庁 - This data recorder includes the nonvolatile memory 10, and a writing control part 20 for executing processing for writing a measured data into the nonvolatile memory 10.
データ記録装置は、不揮発性メモリ１０と、不揮発性メモリ１０に測定データを書き込む処理を行う書き込み制御部２０と、を含む。 - 特許庁 - Thereby, a control line and a driving circuit required for controlling the program memory cell block 30 can be shared with the regular memory cell block 21.
これにより、プログラムメモリセルブロック３０を制御するために必要な制御線や駆動回路を正規メモリセルブロック２１と共有することができる。 - 特許庁 - The control device 1 includes a timer 2, a pattern 3 memory for deflection electromagnet current, a frequency pattern memory 4, and a frequency reference value correction circuit 5.
制御装置１は、タイマ２、偏向電磁石電流用パターンメモリ３、周波数用パターンメモリ４、周波数基準値補正回路５を備える。 - 特許庁 - Furthermore, the memory control circuits are initialized and completely synchronized after failure detection to continue the next memory access operation, whereby the availability is improved.
また、異常検出後にメモリ制御回路を初期化して同期完了し次のメモリアクセス動作を継続するようにして可用性を向上させる。 - 特許庁 - In conformation to this, the switch control part 35 controls a switch 34 to connect the bus 22 and the bus 23 to a memory 33 and a memory 32, respectively.
これに対応して、スイッチ制御部３５は、バス２２とメモリ３３、およびバス２３とメモリ３２を接続するように、スイッチ３４を制御する。 - 特許庁 - The image designated by the writing designation data alone is selected from the photographed image data by a memory control means 5 and stored in a first memory 3.
撮影画像データのうち、書込指定データにより指定した画像のみを、メモリ制御手段５により選択して、第１メモリ３に記憶する。 - 特許庁 - The supervisory camera system is provided with a frame memory 2 as an image magnification means to magnify a picture around the intruder and a memory control section 8.
監視カメラシステムにはまた、侵入者付近の画像を拡大する画像拡大手段としてのフレームメモリ２と、メモリ制御部８を設ける。 - 特許庁 - The semiconductor memory device is provided with a memory array, word lines, bit line pairs, a sense amplifier, a dummy cell row, an address control part and a timing generating circuit.
本発明の半導体記憶装置は、メモリセルアレイ、ワード線、ビット線対、センスアンプ、ダミーセル列、アドレス制御部、タイミング発生回路を具備する。 - 特許庁 - The memory system uses a conventional DRAM memory structure having a pair of first-level sense amplifier, a second-level sense amplifier, and control logic for the sense amplifiers.
メモリシステムは、１対の第１レベルセンスアンプ、１つの第２レベルセンスアンプ、センスアンプ用の制御ロジックを有する従来のＤＲＡＭメモリ構造を用いる。 - 特許庁 - Having received an external clock signal, the memory timing control circuit generates a first timing signal necessary for a reading operation of the memory circuit by using a first delay circuit.
外部クロック信号を受けて、第１遅延回路を用いてメモリ回路の読み出し動作に必要な第１タイミング信号を生成する。 - 特許庁 - This semiconductor memory is provided with a plurality of memory cell array blocks, a bit line sense amplifier circuit, the local sense amplifier circuit and a control part.
半導体メモリ装置は、複数のメモリセルアレイブロック、ビットラインセンス増幅回路、ローカルセンス増幅回路、データセンス増幅回路及び制御部を備える。 - 特許庁 - Having received the second timing signal, the memory timing control circuit generates a third timing signal necessary for a writing operation of the memory circuit by using a third delay circuit.
第２タイミング信号を受けて、第３遅延回路を用いてメモリ回路の書き込み動作に必要な第３タイミング信号を生成する。 - 特許庁 - A memory cell array MS is composed of stack gate structured memory cells, having control gate electrodes 12(CG) and floating gate electrodes 16(FG).
メモリセルアレイ部ＭＳは、コントロールゲート電極１２（ＣＧ）及びフローティングゲート電極１６（ＦＧ）を有するスタックゲート構造のメモリセルから構成される。 - 特許庁 - To provide a memory interface circuit which can control memory devices which uses different type data strobe signals using the same LSIs.
同一のＬＳＩを用いて、タイプの異なるデータストローブ信号を使用するメモリデバイスを制御することができるメモリインターフェース回路を提供する。 - 特許庁 - To provide a nonvolatile memory control device capable of efficiently storing small data with strict time restriction to a nonvolatile memory.
不揮発性メモリに対し、時間制約の厳しい小さなデータを効率よく記憶することができる不揮発性メモリ制御装置を提供する。 - 特許庁 - The portable telephone set 1 is provided with a control section 3, an operation section 4 having redial keys 5, 6, a telephone directory memory 7, a redial memory 8, and a display section 9.
携帯電話機１は、制御部３、リダイヤルキー５，６を備えた操作部４、電話帳メモリ７、リダイヤルメモリ８、および表示部９を備える。 - 特許庁 - The memory controller 1 generates a control signal for turning on/off each termination resistor individually, and outputs it to a memory device to be controlled.
また、メモリコントローラ１は、各終端抵抗を個別にオン・オフするための制御信号を生成し、制御対象となるメモリデバイスに出力する。 - 特許庁 - A file generation section 120 updates the control information on the transferred recording data according to transfer operation to the data memory 50 (built-in memory).
ファイル生成部１２０は、データメモリ５０（内蔵メモリ）への転送動作に応じて、転送された録画データについての制御情報を更新する。 - 特許庁 - A pattern of a memory region selected by specifying a word line mode by a word line mode control circuit (106) in a memory array (101) is changed.
ワード線モード制御回路（１０６）によるワード線モード指定により、メモリアレイ（１０１）において選択されるメモリ領域のパターンを変更する。 - 特許庁 - A control circuit 19 corrects the code image of the image memory 21 by the shape pattern stored in the shape storage memory 23, and decodes it.
制御回路１９は、画像メモリ２１のコード画像を、形状記憶メモリ２３に記憶されている形状パターンにより補正してデコードを行う。 - 特許庁 - To make it possible to access a control processor and a working memory without interrupting accesses to a computing element and the working memory even when an arithmetic unit is in operating.
演算装置の動作中であっても演算器とワーキングメモリのアクセスを妨げることなく制御プロセッサとワーキングメモリをアクセス可能とする。 - 特許庁 - To provide an associative memory which has nothing useless in terms of cost and is easy to control in a system using plural associative memory of which the constitution is different.
構成の異なる複数の連想メモリを使用するシステムにおいて、コスト的に無駄がなく、制御しやすい連想メモリを提供する。 - 特許庁 - In actual reproducing operation, in the SMU 134 of the Viterbi decoder 130, memory length of the state memory is set in accordance with the control data Reg.
実際の再生動作では、ビタビ復号器１３０のＳＭＵ１３４では、制御データＲｅｇに応じて、状態メモリのメモリ長が設定される。 - 特許庁 - A control unit 11 reads out an ID-3 tag recorded in a card type memory 12 or a USB (Universal Serial Bus) memory 13, and records the ID-3 tag into a hard disk device.
制御部１１は、カード型メモリ１２又はＵＳＢメモリ１３に記録されているＩＤ３タグを読み出して、ハードディスク装置に記録する。 - 特許庁 - A load of a system control use MPU 18 is relieved by directly transferring data between a removable memory 21 and a buffer memory 19.
リムーバブルメモリ（２１）とバッファメモリ（１９）との間で直接的にデータ転送を行うことにより、システムコントロール用のＭＰＵ（１８）の負荷を軽減する。 - 特許庁 - To provide a memory control method and a memory controller capable of preventing excessive access even when the number of times of transfer is unknown.
転送回数が不明な場合にも余分なアクセスを防ぐことが可能なメモリ制御方法及びメモリコントローラを提供することを目的とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
