「control memory」を含む例文一覧(13720)

<前へ 1 2 .... 53 54 55 56 57 58 59 60 61 .... 274 275 次へ>
  • A storage control part 63 reads registration informing conditions from a memory 68 immediately after the apparatus is started.
    記憶制御部63は、装置起動直後に、メモリ68から登録通知条件を読み出す。 - 特許庁
  • To control a skew deviation amount caused between an image and paper even in a line memory with a small capacity.
    少ないラインメモリにおいても画像と用紙との間に生じるスキューずれ量を抑制する。 - 特許庁
  • The erasure control circuit erases data of a memory region selected by the erasure selecting circuit.
    消去制御回路は、消去選択回路により選択されたメモリ領域のデータを消去する。 - 特許庁
  • PRINTING APPARATUS, PRINTING SYSTEM, MEMORY MEDIUM WITH PRINTING CONTROL PROGRAM STORED THEREIN, AND PRINTING METHOD
    印刷装置、印刷システム、印刷制御プログラムが記憶された記憶媒体、および印刷方法 - 特許庁
  • To realize the data updating control of a flexible flash memory which is not dependent on the size of updated data.
    更新データのサイズに依存しないフレキシブルなフラッシュメモリのデータ更新制御を実現すること。 - 特許庁
  • To provide a semiconductor memory having a control signal generator being easy to design.
    設計容易な制御信号発生器を有する同期型半導体記憶装置を提供する。 - 特許庁
  • The control circuit is provided adjacent to the first non-volatile memory cell in a first direction.
    上記制御回路を上記第1の不揮発性メモリセルと第1の方向に隣接して配置する。 - 特許庁
  • The memory control part 107 downloads the specific codec from the storage part to the corresponding DSP.
    メモリ制御部は、所定のCODECを記憶部から対応するDSPにダウンロードさせる。 - 特許庁
  • An access control circuit accesses the memory cells in response to an access command supplied from outside.
    アクセス制御回路は、外部から供給されるアクセスコマンドに応答してメモリセルをアクセスする。 - 特許庁
  • An arithmetic control means as the program guide creating apparatus is provided with a controller 81 and a memory.
    番組表作成装置としての演算制御手段は、制御装置81と、メモリとを備える。 - 特許庁
  • To efficiently perform image processing, transfer data control, etc., and to reduce memory capacity.
    効率的に画像処理及び転送データ制御等を行うと共にメモリ容量の削減を図る。 - 特許庁
  • The control means controls processing of commands for data access to a nonvolatile memory from a host.
    制御手段は、ホストからの不揮発性メモリに対するデータアクセスのコマンドを処理制御する。 - 特許庁
  • Input image data are stored in the memory with respect to frames for which the control signal is input.
    メモリは、この制御信号が入力されたフレームでは、入力された画像データを記憶する。 - 特許庁
  • To perform operation control corresponding to power supply capability in a memory card with a data compression function.
    データ圧縮機能付きメモリカードにおいて、電源能力に対応した動作制御を行う。 - 特許庁
  • To provide a semiconductor memory advantageous to improve reliability and also to provide a control method therefor.
    信頼性の向上に有利な半導体記憶装置およびその制御方法を提供する。 - 特許庁
  • A packet processing device immediately executes control of a packet by the written memory image.
    パケット処理装置は、この書き込まれたメモリイメージによって、パケットの制御を直ちに実行する。 - 特許庁
  • The nonvolatile semiconductor memory device is equipped with a control circuit for controlling a data reading operation.
    不揮発性半導体記憶装置は、データ読み出し動作を制御する制御回路を備える。 - 特許庁
  • A control signal generator and the internal data bus may be provided commonly for the plurality of memory banks.
    制御信号発生器及び内部データバスを、複数のメモリバンクに対し共通に設けても良い。 - 特許庁
  • In a memory of a reception and put-out control board 136, game media are stored as virtual game media.
    受入払出制御基板136のメモリには、遊技媒体が仮想遊技媒体として記憶される。 - 特許庁
  • The instruction execution control part (11) accesses a memory (21) storing a program to extract the instructions.
    命令実行制御部(11)は、プログラムを格納するメモリ(21)をアクセスして命令を取り出す。 - 特許庁
  • The portable telephone 10 is comprised of a memory 104 for control definition and an acceleration sensor 111.
    また、携帯電話機10は、制御定義用メモリ104と加速度センサ111とを備える。 - 特許庁
  • The image of an object to be inspected 3a is imaged and transferred to an image memory 2a by a control part 17.
    制御部17にて被検物体像3aが撮像され画像メモリ2aへ転送される。 - 特許庁
  • The N pieces of packets are successively assigned to the K pieces of memory control parts 132 in the order of transmission.
    N個のパケットはその送出順にK個のメモリ制御部132に順番に割り当てられる。 - 特許庁
  • Similarly, a noise level upon silence on the line is stored in the memory in the control circuit 4.
    回線上に無信号時のノイズレベルも同様に制御回路4内のメモリに記憶される。 - 特許庁
  • IMAGE FORMING APPARATUS, CONTROL SYSTEM FOR THE APPARATUS, CARTRIDGE, AND MEMORY DEVICE MOUNTED ON THE CARTRIDGE
    画像形成装置及び画像形成装置の制御システム、カートリッジ、カートリッジに搭載されるメモリデバイス - 特許庁
  • ELECTRONIC COMMERCE SYSTEM, ELECTRONIC COMMERCE TERMINAL, ELECTRONIC COMMERCE CONTROL METHOD AND ITS MEMORY MEDIUM
    電子商取引システム、電子商取引端末、電子商取引制御方法及び記憶媒体 - 特許庁
  • The semiconductor memory device comprises a determination section 10, an expected value control section 11, and an accumulation section 12.
    半導体記憶装置は、判定部10、期待値制御部11および蓄積部12を含む。 - 特許庁
  • To provide a semiconductor memory device which is improved in data retention characteristics, and its control method.
    データ保持特性を向上できる半導体記憶装置及びその制御方法を提供すること。 - 特許庁
  • The device 10 comprises a controller 12 having a memory unit 14 and acting under the control of a stored program.
    装置10は、メモリー・ユニット14を持ち、記憶されたプログラムの制御の下で動作する、制御器12を含む。 - 特許庁
  • A control part 243 reads out ID and a password corresponding to the selection result from a second memory 230.
    制御部243は、この選択結果に対応するIDおよびパスワードを第2メモリ230から読み出す。 - 特許庁
  • A memory/operation control part 5 executes an operation in accordance with decode results obtained by the instruction decoder 3.
    メモリ/演算制御部5は、命令デコーダ3によるデコード結果に応じて演算を実行する。 - 特許庁
  • To provide a fuel injection control device capable of reducing a memory capacity of a storage device.
    記憶装置の記憶容量を小さくできる燃料噴射制御装置を提供すること。 - 特許庁
  • An ablation zone control module is in operative communication with a memory associated with the power source.
    焼灼域の制御モジュールは、電力源と関連する記憶装置と操作的に連通する。 - 特許庁
  • An interface circuit 41, provided in the memory controller, is equipped with plural DMA control parts.
    メモリコントローラに設けられたインターフェイス回路41には、複数のDMA制御部が設けられている。 - 特許庁
  • To operate a control signal of an input-output circuit at a high speed, in a memory of a large bit width.
    ビット幅の大きなメモリにおいて入出力回路の制御信号を高速に動作させる。 - 特許庁
  • Thus, a control based on the information stored in the memory card 51 is executed in the Pachinko machine 1.
    これにより、パチンコ機1ではメモリカード51に記憶された情報による制御が実行される。 - 特許庁
  • A radio communication device includes a data control section 2, a memory section 3 and a data transmission processing section 4.
    無線通信装置は、データ管理部2と、メモリ部3と、データ送信処理部4とを備える。 - 特許庁
  • To properly control memory usage of plural application programs running on the same process.
    同一プロセス上で動作する複数のアプリケーションプログラムのメモリ使用量を適切に制御すること。 - 特許庁
  • SPEECH INPUT DEVICE AND CONTROL METHOD FOR THE SAME, AND MEMORY MEDIUM STORED WITH PROGRAM CODE THEREON
    音声入力装置及びその制御方法並びにプログラムコードを格納した記憶媒体 - 特許庁
  • GAME APPARATUS, CONTROL METHOD THEREOF, INFORMATION MEMORY MEDIUM, GAME SIGNAL DISTRIBUTOR AND GAME SIGNAL DISTRIBUTION METHOD
    ゲーム装置、ゲーム装置の制御方法、情報記憶媒体、ゲーム配信装置及びゲーム配信方法 - 特許庁
  • For the first high voltage isolation system, the above gate control wires are separated between the above memory blocks.
    第1の高圧分離方式として、前記ゲート制御線を前記メモリブロック相互間で分離する。 - 特許庁
  • The fusion splicing connector 2 has an equipment main body 9, a control processing part 10, and a memory part 13.
    融着接続機2は、機器本体9と、制御処理部10と、メモリ部13とを有している。 - 特許庁
  • The file control unit 103 forms recording folders that put the image data together inside the memory card 105.
    また、ファイル管理部103は、画像データをまとめる記録フォルダをメモリカード105内に作成する。 - 特許庁
  • A read-only memory 105 stores remote control signal formats of television receivers and VTRs of various manufacturers.
    読出専用メモリ105は各メーカーのテレビやVTRのリモコン用信号フォーマットを記憶する。 - 特許庁
  • A non-volatile memory is provided with drain regions 22, source regions 24, and control gates 30.
    不揮発性メモリは、ドレイン領域22及びソース領域24と、コントロールゲート30とを備えている。 - 特許庁
  • An amplifying part 30C decides the residual polarization value of the memory cell according to the control signal CON.
    増幅部30Cでは、制御信号CONに従ってメモリセルの残留分極値を判定する。 - 特許庁
  • A method of programming the phase change memory device using a sequential reset control signal is also provided.
    順次リセット制御信号を用いて相変化メモリ装置をプログラムする方法が提供される。 - 特許庁
  • POWER SOURCE CONTROL CIRCUIT FOR DETECTING CURRENT DEFECTIVE ADDRESS IN STATIC SEMICONDUCTOR MEMORY DEVICE
    スタティック型半導体記憶装置における電流不良アドレスを検知するための電源制御回路 - 特許庁
  • The first to fourth word line conductive layers 32a-32d function as control electrodes of memory transistors.
    第1〜第4ワード線導電層32a〜32dは、メモリトランジスタの制御電極として機能する。 - 特許庁
  • A processor bus 111, a memory bus 112 and a system bus 113 are connected to a three-forked path connection control means 103.
    プロセッサバス111と、メモリバス112と、システムバス113とが三叉路接続コントロール手段103に接続される。 - 特許庁
<前へ 1 2 .... 53 54 55 56 57 58 59 60 61 .... 274 275 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.
  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.