「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 86 87 88 89 90 91 92 93 94 .... 274 275 次へ＞- The memory control unit 30 converts the generated coordinates into an address of the memory 20, reads from the address a pixel value of the image before deformation, and outputs it as interlaced image data.
メモリ制御部３０は、その生成された座標をメモリ２０のアドレスへ変換し、該アドレスより変形前画像の画素値を読み出してインターレース方式の画像データとして出力する。 - 特許庁 - A cyclic communication memory 14a of a network unit 10 is provided with an external input request region 14a-6, and an external input signal is stored in a corresponding memory of a host control apparatus 42.
ネットワークユニット１０のサイクリック通信用メモリ１４ａに外部入力要求領域１４ａを設け、上位制御装置４２の対応するメモリに外部入力信号を記憶させる。 - 特許庁 - To provide a cache memory control system which improves use efficiency and stabilizes performance without forming free-area fragments in a mounted cache memory such as a disk cache.
ディスクキャッシュ等に搭載されるキャッシュメモリに分断化された空き領域を生じることなく、使用効率を改善し且つ性能の安定化を図るキャッシュメモリ制御方式を提供する。 - 特許庁 - In the case that no installer is detected in the memory card in the step S101, whether or not a control program that can be deleted is stored in a built-in flush memory is discriminated in the step S105.
ステップＳ１０１においてメモリカード内にインストーラが検出されなかった場合は、ステップＳ１０５で、内蔵フラッシュメモリ１に削除可能な制御プログラムがあるか否かが判定される。 - 特許庁 - A control part 11 reads the moving image data of a memory stick 18 through a memory stick I/F 17, calculates the number of I pictures of the moving image data and sets the table size of a table for reproduction.
制御部１１は、メモリスティックＩ／Ｆ１７を介して、メモリスティック１８の動画像データを読み込み、動画像データのＩピクチャ数を求め、再生用テーブルのテーブルサイズを設定する。 - 特許庁 - When the write error is detected, the control part 100 removes data of the fragment from the data memory 50 or the memory card MC as well as stops imaging operation of the camera 20.
書込エラーが検出された場合、制御部１００は、当該フラグメントのデータをデータメモリ５０またはメモリカードＭＣから破棄するとともに、カメラ部２０による撮像動作を停止させる。 - 特許庁 - A control section 15 causes the pin numbers of tested pins to be stored in another memory 41a of the computer by correlating the storing order of the numbers with the stored order of the measured results stored in the memory 40a.
また、制御部１５は、試験が行われたピンのピン番号をコンピュータのメモリ４１ａ内に、メモリ４０ａに記憶されている測定結果と順序を対応付けて記憶させる。 - 特許庁 - To provide a memory access controller capable of avoiding processing suppression of a processor and discarding of a request packet and capable of efficiently and reliably executing processing, and to provide a memory access control method.
プロセッサの処理抑制やリクエストパケットの破棄を回避し、効率よく、かつ確実に処理を実行することができるメモリアクセス制御装置およびメモリアクセス制御方法を提供する。 - 特許庁 - The memory control section 140 reads a reference image having been thinned out from the memory 200 for decoding image data processed by bidirectional predictive encoding and dual-prime predictive encoding.
メモリ制御部１４０は、両方向予測符号化及びデュアルプライム予測符号化された画像データの復号用として、メモリ２００から間引き処理を行った参照画像を読み出す。 - 特許庁 - The memory controller core part 1300 is provided with a controller internal system bus 1310 for a system bus interface that should correspond to the optional number of memory interfaces as well as a command control part 1320.
また、メモリコントローラコア部１３００には、コマンド制御部１３２０の他に、任意の個数のメモリインターフェースに対応すべくシステムバスインターフェース用のコントローラ内部システムバス１３１０を設ける。 - 特許庁 - To achieve high definition and memory saving by performing selection control of an optimal compression format based on the ink color in a system for forming an image by compression holding image data in a memory.
画像データをメモリに圧縮保持して画像形成するシステムにおいて、インク色に基づき最適な圧縮形式を選択制御することにより高画質化と省メモリ化を実現する。 - 特許庁 - The switch sections 13 and 15 are provided with electronic switches which are connected to the row- or column-direction electrodes of all memory cells forming each memory layer and are turned on/off in accordance with control signals.
スイッチ部１３、１５は、各メモリ層を形成する全メモリセルの行方向又は列方向の電極に接続され且つ制御信号に応じてオンオフする電子スイッチを備える。 - 特許庁 - A read access control unit 206 starts reading the image data from the frame memory 208 in response to that the writing of the image data to the frame memory 208 becomes a predetermined state.
読み出しアクセス制御部２０６は、フレームメモリ２０８に対する画像データの書き込みが所定の状態となることに応じて、フレームメモリ２０８からの画像データの読み出しを開始する。 - 特許庁 - To provide a memory management control technology capable of controlling the generation of garbage collection without restricting an object to be used and also without requiring any large-capacity physical memory.
使用できるオブジェクトを限定することなく且つ大容量の物理メモリを必要とすることなく、ガベージコレクションの発生を制御可能なメモリ管理制御技術を提供する。 - 特許庁 - To provide a memory control circuit which can read and write data from and to a memory asynchronously, is reducible in cost, and can secure large storage capacity.
メモリに対して非同期にデータの読み書きが可能であって、コストを低減することができるとともに大きな記憶容量を確保することができるメモリ制御回路を提供すること。 - 特許庁 - The node calculator 354 performs the check node operation or the variable node operation selected by the control unit 355, and stores a result of operation into a branch memory 351 or a branch memory 352.
ノード計算器３５４は、制御部３５５により選択されたチェックノード演算またはバリアブルノード演算を行い、その演算結果を枝用メモリ３５１または枝用メモリ３５２に格納する。 - 特許庁 - Silence control part of the first to third receiving parts 31 to 33 controls data quantity of silence data read out from the second FIFO memory in accordance with data quantity stored in the second FIFO memory.
第１〜第３受信部３１〜３３の無音制御部は、第２ＦＩＦＯメモリに記憶したデータ量に応じて、第２ＦＩＦＯメモリから読み出す無音データのデータ量を制御する。 - 特許庁 - In an information processor, when reading data from a nonvolatile memory 150, a first CPU 110 requests reading of data for a portion of management unit in a JFFS2 to a flash memory control part 140.
不揮発性メモリ１５０からデータを読み出すにあたり、第１ＣＰＵ１１０がフラッシュメモリ制御部１４０に、ＪＦＦＳ２における管理単位分のデータの読み出しを要求する。 - 特許庁 - The image processing apparatus includes a document table 11, document feeder 13, opening sensor 16, image reading unit 10, operation unit 4, first memory 51a, second memory 51b, and control unit 50.
画像処理装置は、原稿台１１、原稿送り部１３、開閉センサ１６、画像読取部１０、操作部４、第１のメモリ５１ａ、第２のメモリ５１ｂ、および制御部５０を有する。 - 特許庁 - The semiconductor memory is provided with a source line controller and a plurality of nonvolatile memory cells which are arranged on a matrix and connected to control gate lines, selection gate lines, bit lines and source lines.
半導体メモリは、マトリックス上に配置され、制御ゲート線、選択ゲート線、ビット線およびソース線に接続された複数の不揮発性のメモリセルおよびソース線制御部を有する。 - 特許庁 - To provide an information processing system for improving system performance by suppressing reading of unnecessary instructions from an external memory, a cache memory control method, a program and a compiler.
外部メモリからの不要な命令のリードを抑止することにより、システムの性能を向上することができる情報処理システム、キャッシュメモリの制御方法、プログラム及びコンパイラを提供すること - 特許庁 - The data to be read from the dummy memory cell 186 is compared with data actually read from the dummy memory cell 186, and the start of the redundancy substitution control is permitted on the basis of its comparison result.
ダミーメモリセル１８６から読み出されるべきデータと、実際にダミーメモリセル１８６から読み出されたデータとを比較し、その比較結果に基づきリダンダンシ置換制御の開始を許可する。 - 特許庁 - A video decoder 10 is provided with a memory update control means 19 that stops updating of a prediction frame memory when a macro block(MB) during decoding is a skipped MB consecutively for two frames.
復号化中のマクロブロック（ＭＢ）が２フレーム連続してスキップドＭＢの時には予測フレームメモリの更新を停止させるメモリ更新制御手段１９を、ビデオ復号器１０に設ける。 - 特許庁 - In a three-dimensional (3DS) memory 100, a memory circuit 103 and a control logic circuit 101 can be physically separated onto each layer 103 to optimize each layer separately.
各層が別々に最適化されるように、別々の層（１０３）上へのメモリ回路（１０３）および制御論理回路（１０１）の物理的分離が可能な三次元（３ＤＳ）メモリ（１００）。 - 特許庁 - A memory cell of a flash memory is formed in a p-type well 10 of a semiconductor substrate 1; and has a gate insulating film 4, a floating gate 5, a high dielectric film 6, and a control gate 8 (word line WL).
フラッシュメモリのメモリセルは、半導体基板１のｐ型ウエル１０に形成され、ゲート絶縁膜４、浮遊ゲート５、高誘電体膜６、制御ゲート８（ワード線ＷＬ）を有している。 - 特許庁 - When a control part 104 receives a 'SAVE' instruction from an operation part 109, it makes a picture being displayed on a display part 108 to be stored in the memory having a stack format of a memory 110.
制御部１０４は、操作部１０９からの「ＳＡＶＥ」指示を受けると表示部１０８の画面に表示している画像をメモリ１１０のスタック形式のメモリに記憶させる。 - 特許庁 - At the time of turning on a power source again after power source off of the speech path part 1 caused by any factor, all the speech path path data in the non-volatile memory 14 are written in the speech path control memory 12.
何らかの要因による通話路部１の電源断後の電源再投入時、不揮発性メモリ１４内の通話路パスデータを通話路制御メモリ１２にすべて書き込む。 - 特許庁 - To provide a memory resource arrangement control method, a virtual machine system and a program for enlarging and reducing a memory which can be used by a virtual machine without restarting an operating system.
オペレーティングシステムの再起動をすることなく、仮想マシンで使用できるメモリの拡大縮小を可能とするメモリ資源配置制御方法、仮想マシンシステム及びプログラムを提供する。 - 特許庁 - To provide a semiconductor memory device or the like having excellent operation efficiency by eliminating the need of complicated control when executing refresh operation of a memory array divided into a plurality of banks.
複数のバンクに分割されたメモリアレイに対するリフレッシュ動作を実行する際の複雑な制御を不要とし動作効率の良好な半導体メモリ装置等を提供する。 - 特許庁 - When no general register holds the data indicated by the memory address, the cache control part 190 transfers the data acquired from the cache memory 300 to the indication general register.
汎用レジスタの何れにも、メモリアドレスによって示されるデータが保持されていない場合は、キャッシュ制御部１９０がキャッシュメモリ３００から取得したデータを指示汎用レジスタに転送する。 - 特許庁 - To provide a memory control device and method capable of executing an auto-refresh cycle and a memory cycle for SRAM in parallel by sharing an address bus and a data bus for SDRAM and SRAM.
ＳＤＲＡＭおよびＳＲＡＭのアドレスバス、データバスを共通化して、オートリフレッシュサイクルと、ＳＲＡＭに対するメモリサイクルを並行して実施可能なメモリ制御装置および方法を提供する。 - 特許庁 - Further the memory system measures a potential of the memory cell for each potential rank and includes a control part 14 changing a lower limit and upper limit of each potential rank based on this measurement result.
さらに、メモリシステムは、電位ランクごとにメモリセルの電位を測定し、この測定結果に基づいて各電位ランクの下限値及び上限値を変更する制御部１４を含む。 - 特許庁 - A reading/writing/erasure control circuit controls the write circuit 26 to perform writing so that threshold levels of all the memory cells in the memory cell array 36 become identical before the next writing.
読出／書込／消去制御回路は、次回の書込み行なう前に、メモリセルアレイ３６内のすべてのメモリセルの閾値レベルが同一となるように書込回路２６に書込みを行なわせる。 - 特許庁 - The control mechanism stores the register identifiers of the instructions is the associative memory, and decides whether or not the register identifier of one instruction among the instructions is already stored in the associative storage memory.
制御機構は、命令のレジスタ識別子を連想記憶メモリに記憶し、該命令のうちの１つの命令のレジスタ識別子が連想記憶メモリにすでに記憶されているかどうか判断する。 - 特許庁 - A control circuit 11 applies erasure voltage for making the threshold voltage smaller to the memory cell in the case where the threshold voltage of the memory cell is not first verification voltage or less in erasing data.
制御回路１１は、データ消去時、メモリセルの閾値電圧が第１ベリファイ電圧以下でない場合にはメモリセルに閾値電圧を小さくするための消去電圧を印加する。 - 特許庁 - Data is rewritable in the memory macro 32, so that the control data which is already programmed in the fuse macro 31 can be rewritten simulatedly on the memory macro 32.
メモリマクロ３２はデータの再書き込みが可能なため、このメモリマクロ３２上において、ヒューズマクロ３１に既にプログラムされている制御用データを擬似的に書き換えることが可能である。 - 特許庁 - To provide a nonvolatile semiconductor memory device which has a write means for controlling a threshold of a memory cell at high speed and with high accuracy without complicating write control.
書き込み制御を複雑にすることなく、高速に、且つ高精度にメモリセルの閾値を制御することが可能な書き込み手段を有する不揮発性半導体記憶装置を提供する。 - 特許庁 - In an image forming device, when a USB memory is connected to a second communication unit 110 after the device has authenticated a user, a control unit 102 identifies a function which starts when the USB memory is connected.
制御部１０２は、ユーザを認証した認証状態でＵＳＢメモリが第２通信部１１０に接続された場合、ＵＳＢメモリが接続された時に起動する機能を特定する。 - 特許庁 - To provide a process cartridge which is provided with a nonvolatile memory for storing prescribed information corresponding to an address and which can simplify control of access to the nonvolatile memory.
アドレスに対応して所定の情報を記憶する不揮発性メモリを備えたプロセスカートリッジであって、不揮発性メモリに対するアクセスに関する制御を簡素化できるものを提供する。 - 特許庁 - Further, the printer 5 is connected to an OUTPUT1 of the memory 3 by an image bus 4, and the network control part 7 is connected to an OUTPUT2 of the memory 3 by an image bus 8.
また、プリンタ５は画像バス４によりメモリ３のＯＵＴＰＵＴ１に接続され、ネットワーク制御部７は画像バス８によりメモリ３のＯＵＴＰＵＴ２に接続されている。 - 特許庁 - The control unit controls the operation of writing data in the data storage memory cell, and storing of the flag information in the flag memory cell in association with the writing or erasing operation.
制御部はデータ格納メモリセルへのデータの書込み動作を制御する一方、書込み動作または消去動作に関係してフラグメモリセルへのフラグ情報の格納を制御する。 - 特許庁 - In addition, a switch control section gives a timing of reading out the data strings and of writing it in after the filtering via a switch table which makes the addresses of the input data memory (20) correspond to that of the output data memory (40).
又、入力データメモリ（２０）と出力データメモリ（４０）のアドレスとを対応付けたスイッチテーブルでスイッチング制御部が読み出しと、フィルタ経由後の書き込むタイミングを与える。 - 特許庁 - A CPU 5, an operation memory 6, a nonvolatile memory 7, a ROM 8, a speaker 9, a microphone 10, an input part 11, a display control part 13, and a transmitting and receiving part 15 are connected through a bus 16.
ＣＰＵ５、作業用メモリ６、不揮発性メモリ７、ＲＯＭ８、スピーカ９、マイク１０、入力部１１、表示制御部１３、送受信部１５が、バス１６を介して接続されている。 - 特許庁 - To provide a nonvolatile semiconductor memory device, and a control method therefor, in which the write operation of a multilevel data is controlled in consideration of the influence of capacity between floating gates of adjacent memory cells.
隣接するメモリセルのフローティングゲート間容量の影響を考慮して多値データの書き込み動作を制御する不揮発性半導体記憶装置及びその制御方法を提供する。 - 特許庁 - A personal computer includes an antenna 16, a tuner 17, a control unit 21, an HDD 22 as an image data memory, a frame memory 23, a network connection section 24, an external interface 25 and so on.
パーソナルコンピュータは、アンテナ１６、チューナ１７、制御部２１、画像データ記憶部としてのＨＤＤ２２、フレームメモリ２３、ネットワーク接続部２４および外部インターフェイス２５などを有する。 - 特許庁 - A control section 31 acquires the operating state and the consumed current of each electronic device at a prescribed time interval and respectively stores resulting data to an operating state buffer memory 313 and a power consumption buffer memory 314.
制御部３１は所定時間間隔で各デバイスの動作状態と消費電流とを取得し、それぞれ動作状態バッファメモリ３１３、消費電力バッファメモリ３１４に格納する。 - 特許庁 - The image corresponding to the X-ray image transmitted through the inspection target 12 is photographed by a camera means 18 to stored in the memory 30 of the camera control unit 19 and the image stored in the memory 30 is taken in the image capture part 20.
被検査物12を透過したＸ線像に対応した画像をカメラ手段18で撮影し、カメラコントロールユニット19のメモリ30に保存し、メモリ30に保存した画像を画像取込部20に取り込む。 - 特許庁 - When the judgment is affirmed, since there is no obstacle, a recording control part 46 is directed to store the picture stored in the internal memory 42 in an external memory 50 in a step S22.
判断が肯定された場合には、障害物がないため、ステップＳ２２で内部メモリ４２に記憶された画像を外部メモリ５０へ記憶するよう記録制御部４６へ指示する。 - 特許庁 - The call control unit 206, if a state change of the communication network is detected, stores data indicating the state change in the memory for monitoring 204b and also secures the memory for application notification 204a.
呼制御部２０６は、通信ネットワークの状態変化が検出されたら、状態変化を示すデータを監視用メモリ２０４ｂに格納するとともにアプリ通知用メモリ２０４ａを確保する。 - 特許庁 - A color signal extending apparatus 1 is provided with: an input port 101; a color signal processing section 102, a display apparatus 103; a line memory 11; a memory control section 12; and a color signal extending section 13.
色信号拡張装置１に入力ポート１０１、色信号処理部１０２、表示装置１０３、ラインメモリ１１、メモリ制御部１２、および色信号拡張部１３を設ける。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
