「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 82 83 84 85 86 87 88 89 90 .... 274 275 次へ＞- A vertical enlargement control circuit 110 reads the video signal out of the memory 103 in a line cycle corresponding to an enlargement scale.
垂直拡大制御回路１１０は拡大率に応じたライン周期でメモリ１０３から映像信号を読みだす。 - 特許庁 - The control means 44 includes an input part 66, a CPU 66, a CPU 68, a memory 70, an amplifier 72 and an output part 74.
制御手段４４は、入力部６６と、ＣＰＵ６８と、メモリー７０と、アンプ７２と、出力部７４とを含んでいる。 - 特許庁 - To realize a convenient print control unit capable of selecting correspondence information required to be added to a memory.
メモリに追加したい対応情報を選択することができる、利便性のよい印刷制御装置を実現することである。 - 特許庁 - To provide a user with an information service by utilizing the memory of a control IC integrated with the body of a consumable part.
消耗部品本体に一体化されている、制御用ＩＣのメモリを活用して、ユーザに情報サービスを提供する。 - 特許庁 - A system control section 21 and a memory 22 extract and store service identification information including area information included in the NIT.
システム制御部２１及びメモリ２２は、NIT内に含まれる地域情報を含むサービス識別情報を取り出し記憶する。 - 特許庁 - To keep a high degree of accuracy in the control of a unit injector employing a shape-memory component, irrespective of change in the environmental conditions.
形状記憶素子を用いたユニットインジェクタの制御精度を環境条件変化にかかわらず高度に維持する。 - 特許庁 - A control portion 32 determines the communication state of a SIP system, based on the monitored information read from the memory portion 33.
制御部３２は、記憶部３３より読み出した監視情報に基づいて、ＳＩＰシステムの通信状態を判断する。 - 特許庁 - A periodical error is added to parity data b by a parity control circuit 7 to be written into the memory circuit 3.
このときパリティデータｂは、パリティ制御回路７によって周期的な誤りが付加され、メモリ回路３に書き込まれる。 - 特許庁 - The integrated circuit test system comprises a control computer 10, an integrated circuit tester 20 and an external memory 30.
集積回路試験システムは、制御コンピュータ10，集積回路試験装置20及び外部記憶装置30を有して構成されている。 - 特許庁 - A card access control part 37 always permits a host device 7 to read a file from a memory card 5 through a printer 1.
カードアクセス制御部３７は、プリンタ１を介してホスト装置７がメモリカード５からファイルを読み出すことは常に許可する。 - 特許庁 - To provide an easily operable information processor, a control method thereof and a computer-readable memory.
装置の操作を容易に実行することができる情報処理装置及びその制御方法、コンピュータ可読メモリを提供する。 - 特許庁 - The information terminal device includes a display 5, a key input unit 6, a memory 7 and a control circuit 2.
本発明に係る情報端末装置は、ディスプレイ５、キー入力装置６、メモリ７及び制御回路２を具えている。 - 特許庁 - The control circuit 10 controls the operation of each section of the synchronous semiconductor memory synchronizing with the double frequency multiplied signal 108.
制御回路１０は、２逓倍信号１０８に同期して、同期型半導体記憶装置の各部の動作を制御する。 - 特許庁 - Relative spectroscopic intensity is determined for each wavelength using a steady light source and stored in the memory section 12 of a control section 11.
定常光源を用いて波長ごとの相対分光強度を求め、コントロール部１１のメモリ部１２に記憶させる。 - 特許庁 - In transferring data from the image memory access control part 11, the data to be transferred are previously prepared in a data buffer 26.
画像メモリアクセス制御部11からデータを転送する場合は、転送すべきデータを予めデータバッファー26に用意しておく。 - 特許庁 - The memory devices also include a column decoder, a data register buffer unit, a row decoder, an erase control unit, and an input/output buffer unit.
メモリデバイスは、列デコーダ、データレジスタバッファ部、行デコーダ、消去制御部、及び入力／出力バッファ部とを含んでいる。 - 特許庁 - That is, when an erasure control signal indicates the first erasure mode, erasure of data is performed with a memory block unit.
すなわち、消去制御信号が第１消去モードを示すとき、データの消去は、メモリブロック単位で実行される。 - 特許庁 - A memory address value of the address counter 41 is changed according to pixel control data, and then black pixel data to be output is changed.
画素制御データに応じてアドレスカウンタ４１のメモリアドレス値を変更し、出力する黒画素データを変更する。 - 特許庁 - To reduce the power consumption of a display control unit equipped with a volatile memory requiring refresh operation to hold storage.
記憶の保持にリフレッシュ動作を要する揮発性メモリを備えた表示制御装置の消費電力を低減する。 - 特許庁 - A column address buffer 18 generates a column address Yj for a memory cell array 22 according to a column address control signal ϕ3.
列アドレスバッファ１８は列アドレス制御信号φ３に従ってメモリセルアレイ２２に対する列アドレスＹｊを生成する。 - 特許庁 - Then, the controller 1 controls the peripheral equipment 2 by using the control program copied to the program memory 9.
そして、制御装置１はこのプログラムメモリ９にコピーされた制御プログラムを用いて周辺装置２の制御を行う。 - 特許庁 - A data storage part (nonvolatile memory or the like) shared and used by various control systems loaded on a vehicle is utilized.
車両に搭載される様々な制御システムが共有して使用するデータ記憶部（不揮発性メモリ等）を利用する。 - 特許庁 - To provide a dynamic semiconductor memory in which a refresh operating current is deceased and a refresh control method.
リフレッシュ動作電流を特段に減少させるダイナミック型半導体記憶装置及びリフレッシュ制御方法の提供。 - 特許庁 - NON-VOLATILE MEMORY DEVICE INCLUDING LOCAL CONTROL GATE ON A PLURALITY OF ISOLATED WELL REGIONS AND RELATED METHOD AND SYSTEM
複数の分離されたウェル領域上のローカルコントロールゲートを含む不揮発性メモリ装置及び関連する方法とシステム - 特許庁 - A memory control circuit 8 controls data writing and erasure of an EEPROM 6 in a microcomputer.
メモリ制御回路８は、マイクロコンピュータに内蔵されたＥＥＰＲＯＭ６へのデータの書き込みおよび消去を制御する。 - 特許庁 - To provide an electronic control device capable of precisely writing data in a backup memory while suppressing a processing load of a CPU.
ＣＰＵの処理負荷を抑えつつ、バックアップメモリに的確にデータを書き込むことができる電子制御装置を提供する。 - 特許庁 - In an illumination unit 1, radio communication with a PC 2 is carried out and a control program 101 is obtained and accommodated in a memory 142.
照明ユニット１は、ＰＣ２と無線通信を行い、制御プログラム１０１を取得し、メモリ１４２に格納する。 - 特許庁 - The instruction fetch control circuit 22 fetches an instruction code from an instruction memory 3 corresponding to a received interruption request.
命令フェッチ制御回路２２は、受け付けられた割込み要求に応じて、命令メモリ３から命令コードをフェッチする。 - 特許庁 - A control circuit 7 writes the first to n-th threshold voltage in the memory cell according to input data.
制御回路７は、入力データに応じて前記メモリセルに前記第１乃至第ｎ閾値電圧のいずれかを書き込む。 - 特許庁 - A control circuit applies a voltage required for the forming operation of the memory cell via the first wiring and the second wiring.
制御回路は、第１及び第２配線を介してメモリセルのフォーミング動作に必要な電圧をメモリセルに印加する。 - 特許庁 - Memory cells M of (m×n) pieces are allocated to corresponding control lines CL and corresponding bit lines BL respectively.
（ｍ×ｎ）個のメモリセルＭはそれぞれが対応する制御ラインＣＬおよび対応するビットラインＢＬに割り当てられている。 - 特許庁 - The nonvolatile semiconductor storage device has a memory cell array, a first wiring, a second wiring and a control circuit.
一態様に係る不揮発性半導体記憶装置は、メモリセルアレイ、第１配線、第２配線、及び制御回路を有する。 - 特許庁 - According to the determination result, an access control circuit AC specifies an area to be accessed, from the memory arrays ARY0, ARY1.
アクセス制御回路ＡＣは、その判定結果にしたがって、メモリアレイＡＲＹ０、ＡＲＹ１からアクセス先を特定する。 - 特許庁 - Meanwhile, when no target block data is stored in the cache memory, the cache control circuit reads the target block data from a DRAM.
一方、キャッシュメモリに目的のブロックデータが格納されていない場合には、ＤＲＡＭから目的のブロックデータを読み込む。 - 特許庁 - A special reproduction data generating section 13 generates the special reproduction data, and supplies the data to a memory writing control section 31.
特殊再生用データ生成部１３は、特殊再生用データを生成し、メモリ書き込み制御部３１に供給する。 - 特許庁 - A main control part 11 encodes an image read by a reading part 14 by using a codec 16 and stores the image in an image memory 20.
主制御部１１は、読取部１４で読み取った画像をコーデック１６で符号化して画像メモリ２０に格納する。 - 特許庁 - This image forming apparatus 3 is equipped with a memory 13, an operation panel 15, a control part 17, and an image forming part 19.
この画像形成装置３は、メモリ１３と、操作パネル１５と、制御部１７と、画像形成部１９とを備えている。 - 特許庁 - To provide a control technique for checking reasonability of a data, when using a memory with an error.
誤りのあるメモリを利用する上で、データの正当性をチェックするための管理技術を提供することを課題とする。 - 特許庁 - A hard disk recorder 10 comprises an external I/F 38, a memory 28, a control part 36, a conversion part 26 and a HD device 22.
ハードディスクレコーダ１０は、外部Ｉ／Ｆ３８と、メモリ２８と、制御部３６と、変換部２６と、ＨＤ装置２２とを含む。 - 特許庁 - To provide a memory capable of suppressing an off-leak current small with simple control while suppressing a circuit area small.
回路面積を小さく抑えたまま簡単な制御でオフリーク電流を小さく抑えることができるメモリを提供する。 - 特許庁 - To surely rewrite software in a rewritable nonvolatile memory in an electronic control device.
電子制御装置における書換可能不揮発性メモリ内のソフトウェアの書き換えを、確実に行うことができるようにする。 - 特許庁 - A control unit 520 permits the processor 60 to access the memory 80, if the value of the counter 130 is larger than 0.
制御部５２０は、カウンタ１３０の値が０より大きい場合にプロセッサ６０に対しメモリ８０へのアクセスを許可する。 - 特許庁 - The memory part 12 is constituted by DRAM or FROM and memorizes a reference value ΔT to be the reference for temperature control.
記憶部１２は、ＤＲＡＭやＦＲＯＭなどであり、温度制御の基準となる値である基準値ΔＴなどを記憶する。 - 特許庁 - To provide a game machine which can minimize the cost of a memory means linked to the control of an on/off performance accessary.
オンオフ演出役物の制御に係る記憶手段のコストを抑えることが可能な遊技機の提供を目的とする。 - 特許庁 - To provide a printing apparatus high in processing efficiency corresponding to a state of resources, a printing control method and a memory medium.
資源の状態に対応した処理効率の高い印刷装置、印刷制御方法及び記憶媒体を提供する。 - 特許庁 - To perform overtaking control over a list vector while suppressing influence on performance of memory access and the processing speed of a program.
メモリアクセスの性能及びプログラムの処理速度への影響を抑えた上で、リストベクトルの追い越し制御を実現すること。 - 特許庁 - The value is read from the memory at the reproduction of the shot, so that it is transmitted to the drive unit 10 as a focus control signal.
ショット再生時には、メモリからその値を読み出してフォーカス制御信号としてドライブユニット１０に送信する。 - 特許庁 - The CPU 10 accesses an external memory connected to an external bus 62 via the variable bus control logic part 35.
そして、ＣＰＵ１０は、可変バス制御論理部３５を介して外部バス６２と接続された外部メモリに対してアクセスする。 - 特許庁 - INFORMATION PROCESSING DEVICE, PRINT CONTROLLING DEVICE, PRINTING SYSTEM AND CONTROL METHOD THEREFOR, PRINTING DEVICE, AND MEMORY MEDIUM
情報処理装置、印刷制御装置、印刷システムおよびそれらの制御方法、および印刷装置および記憶媒体 - 特許庁 - The storage control circuit 4 changes over a method for reading the pixel data from the memory 3, based on output type information for the CIS 2.
記憶制御回路４は、ＣＩＳ２の出力タイプ情報を基に、メモリ３から画素データを読み出す方法を変える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
