「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 80 81 82 83 84 85 86 87 88 .... 274 275 次へ＞- The SRAM is provided with memory cells 10, and a control circuit 30 in which a signal level of a signal to be used for accessing the memory cell 10 is changed and disturbance is applied to the memory cell 10 during a test mode and a normal mode.
本発明によるＳＲＡＭは、メモリセル１０と、テストモード時、通常モード時においてメモリセル１０へのアクセスに利用される信号の信号レベルを変更し、メモリセル１０に対してディスターブをかける制御回路３０とを具備する。 - 特許庁 - By connecting the plurality of memory boards to the VDP 80 in parallel by the performance control board 43, a performance controller 35 is configured using the plurality of memory boards whose data bus width is smaller than that of the performance control board 43.
この演出制御基板４３により複数のメモリ基板を並列にＶＤＰ８０へ接続することで、演出制御基板４３よりもデータバス幅が小さい複数のメモリ基板を用いて演出制御装置３５を構成する。 - 特許庁 - When address values that exceed the number of the word lines 3 are designated, the limiting circuit 8 outputs "1" from an unillustrated over output line through the control line 8 to inhibit the data control part 5 from accessing a memory cell in the memory array 2.
ワード線３数を越えるアドレス値の指定があった場合に、リミッタ回路８が制御線８を介して、不図示なＯＶＥＲ出力線から「１」を出力し、データ制御部５のメモリアレイ２内のメモリセルへのアクセスを禁止する。 - 特許庁 - After continuous imaging processing is completed, the first RAW data stored in the main memory 20 is read in the RPU 15 to perform exposure control and white balance control, and stored as JPEG data in the main memory 20.
連続撮像処理が終了した後、メインメモリ２０に格納されている１枚目のＲＡＷデータがＲＰＵ１５に読み込まれ、露出制御およびホワイトバランス制御が行われ、ＪＰＥＧデータとしてメインメモリ２０に格納される。 - 特許庁 - When data are read by reverse-read from a memory 108B of a twin memory cell (i), a word line WL1 is set to Vdd, a control gate CG [i+1] is set to 1.5 V, and a control gate CG [i] is set to override voltage (3 V).
ツインメモリセル（ｉ）のメモリ素子１０８Ｂからリバースリードにてデータをリードする際に、ワード線ＷＬ１をＶｄｄに設定し、コントロールゲートＣＧ［ｉ＋１］を１．５Ｖに設定し、コントロールゲートＣＧ［ｉ］をオーバライド電圧（３Ｖ）に設定する。 - 特許庁 - To obtain a nonvolatile semiconductor memory device and its control method, a nonvolatile semiconductor memory device system and its control method in which a lifetime being same as that of a magnetic disk device is realized and high reliability can be secured.
磁気ディスク装置と同等の寿命を実現し、また高い信頼性を確保することが可能な不揮発性半導体メモリ装置及びその制御方法、不揮発性半導体メモリ装置システム及びその制御方法を得る。 - 特許庁 - To provide a memory control device capable of reducing power consumption even when receiving intermittently transferred data or when intermittently transferring data, an information processing system equipped with it, and a memory control method.
データが断続的に転送される、または、データを断続的に転送する場合であっても、消費電力の低減を図ることができるメモリ制御装置およびそれを備えた情報処理システム並びにメモリ制御方法を提供する。 - 特許庁 - To provide a display control circuit and a display control method, capable of displaying data using a display memory without need of preparation time, while reducing power consumption caused by an off-leak current in the display memory.
表示メモリにおけるオフリーク電流による消費電力を低減しつつ、準備時間を必要とせずに、表示メモリを使用してデータを表示することができる表示制御回路及び表示制御方法を提供すること - 特許庁 - When an unnecessary memory [work 2] is generated, the uppermost address 105 of a work 3 is designated as a start address, and the data is moved directly without evacuating the data to another region, to thereby quicken memory control and to facilitate start address control.
不要メモリ［ワーク（２）］が発生した場合、ワーク（３）の最上位アドレス１０５をスタートアドレスに指定して、別領域に待避させることなく、直接データを移動することにより、メモリ制御を高速、且つスタートアドレス管理を容易にする。 - 特許庁 - To confirm and edit a control data stored in an external memory medium without preinstalling a specialized confirmation and edition program for confirming the control data in the external memory medium.
外部記憶媒体内の制御データを確認するための専用の確認編集プログラムをコンピュータに予めインストールすることなく、外部記憶媒体に記憶されている制御データを確認したり、編集したりすることができるようにする。 - 特許庁 - The first external memory 20 previously stores the control program data used in a control microcomputer 18 and transfers the data in batch to a second external memory 16 in activating the CD-ROM encoder/decoder 11.
この第１の外部メモリ２０は、制御マイコン１８で用いられる制御プログラムデータを予め記憶し、この制御プログラムデータをＣＤ−ＲＯＭエンコーダ／デコーダ１１の起動に際して、第２の外部メモリ１６へ一括的に転送する。 - 特許庁 - After continuous imaging processing is completed, the first RAW data stored in the main memory 20 is read in the RPU 15 to perform exposure control and white balance control, and stored as JPEG data in the main memory 20.
連続撮像処理が終了した後、メインメモリ２０に格納されている１枚目のＲＡＷデータがＲＰＵ１５に読み込まれ、露出制御およびホワイトバランス制御が行われ、ＪＰＥＧデータとしてメインメモリ２０に格納される。 - 特許庁 - The bank control circuit 7 selects at least one cache memory 6 from the plurality of cache memories 6 based on a signal CSIZE showing a cache capacity, and permits access from a bus control circuit 3 to the selected cache memory 6.
バンク制御回路７は、キャッシュ容量を示す信号ＣＳＩＺＥに基づいて、複数のキャッシュメモリ６から少なくとも一つのキャッシュメモリ６を選択し、選択したキャッシュメモリ６へのバス制御回路３からのアクセスを許可する。 - 特許庁 - The image processor having an image storage function of reading document images to store them in a memory is provided with a control means 11 which performs control to display images to be stored in the memory, on an operation means 19-1.
原稿画像を読み取ってメモリ１２に蓄積する画像蓄積機能を有する画像処理装置において、メモリ１２に蓄積する画像を操作手段１９−１に表示させる制御を行う制御手段１１を備えた。 - 特許庁 - Channels of good communication quality are stored in a memory 11 in the form of the order of communication quality and a control means 9 performs control to preferentially uses a channel of better communication quality stored in the memory 11.
メモリ１１に通信品質のより良いチャネルが順序で記憶され、制御手段９はメモリ１１に記憶されている前記通信品質のより良い順序でチャネルを優先的に使用するように制御する構成とさせた。 - 特許庁 - To provide an FIFO memory control circuit capable of preventing transition to or falling into a wrong operating sequence due to incorrect data generated when the read control of an FIFO memory is in the transient state of starting up a device or by the influence of noise.
ＦＩＦＯメモリのリード制御が装置立上げの過渡状態やノイズ等の影響で発生する不正データによって誤った動作シーケンスに遷移またははまり込むのを防止可能なＦＩＦＯメモリ制御回路を提供する。 - 特許庁 - The detected saturated part is stored in an FIFO memory 15 and then read, and a control signal generating section 16 generates a control signal where a prescribed waveform is provided around the saturated part, which is stored in a memory 17.
上記検出された飽和部分は、ＦＩＦＯメモリ１５に保持された後、読み出され、制御信号発生部１６において上記飽和部分の周囲に所定の波形を有する制御信号が発生され、メモリ１７に記憶される。 - 特許庁 - To provide a semiconductor testing device wherein a control means which is substantially equivalent to a control signal to be stored in a WCS memory which controls the generation of a test pattern provided at an ALPG is provided outside the WCS memory.
ＡＬＰＧが備える試験パターンの発生を制御するＷＣＳメモリに格納すべき制御信号と、実質的に等価な制御手段を、当該ＷＣＳメモリ外に備えるＡＬＰＧとする半導体試験装置を提供する。 - 特許庁 - A control part 4 determines the state after issuance or a state before issuance of the IC card based on a data value in a data memory part 2 and only when the IC card is at the state before issuance, the control part 4 writes a program in the data memory part 2.
制御部４がデータメモリ部２内のデータ値に基づいてＩＣカードの発行後状態または発行前状態を判定し、発行前状態である場合にのみ制御部４がデータメモリ部２へプログラムを書き込む。 - 特許庁 - To shorten a reset time when an imaging apparatus in a waiting state under an energy saving mode is reset to an imageable state by reducing the time for transferring control data between a volatile memory and a nonvolatile memory in the control section.
省エネルギーモードによって待機状態の画像形成装置が画像形成可能な状態へ復帰する際に、制御部内の揮発メモリと不揮発メモリ間の制御データの転送時間を減らして、復帰時間を短縮する。 - 特許庁 - The V5 control device 2 reads reception data of the speech path memory device 1 and the bearer channel allocation information of the control memory device 3 and gives them to a PSTN containing part 4, an ISDN containing part 4 and a packet containing part 6.
Ｖ５コントロール装置２がスピーチパスメモリ装置１の受信データおよびコントロールメモリ装置３のベアラチャネル割り当て情報を読み出してＰＳＴＮ収容部４とＩＳＤＮ収容部５およびパケット収容部６に与える。 - 特許庁 - Each tester A is provided with a memory A1 for temporarily storing the measurement result of the electric field quality and transmits the measurement result stored in the memory A1 to the monitoring control center S, with a timing commanded by the monitoring control center S.
測定機Ａは、電界品質に関する測定結果を一時的に保存するメモリＡ１を備え、該メモリＡ１に保存された測定結果を、監視制御装置Ｓにより指令されたタイミングで該監視制御装置Ｓに送信する。 - 特許庁 - A memory control section 201 stores a head position address denoting the head position of a storage position address of first and second setting information items in a memory device 102 on the basis of the control signal or the index information.
メモリ制御部２０１は、前記制御信号及び前記インデクス情報のいずれかに基づいてメモリ装置１０２における第１及び第２の設定情報の格納位置アドレスの先頭位置を示す先頭位置アドレスを記憶する。 - 特許庁 - Each reception processing part has a memory part which stores the control information included in the plurality of kinds of received signals and an assembly part which reads control signals out of the memory part and assembles them into the frame in the common format.
また、前記受信処理部は、前記受信した複数種類の信号に含まれる制御情報を格納するメモリ部と、該メモリ部から前記制御信号を読み出して前記共通フォーマットのフレームに組み立てる組立部とを有する。 - 特許庁 - The memory device includes: a memory cell MC configured by connecting a variable cell resistor Rcell and an access transistor AT in series between a plate line PL and a bit line BL; a drive control unit (a reference voltage generation control circuit 14 is a principal part); and the sense amplifier 7.
可変セル抵抗ＲcellとアクセストランジスタＡＴをプレート線ＰＬとビット線ＢＬとの間に直列接続させているメモリセルＭＣと、駆動制御部（参照電圧発生制御回路１４が要部）と、センスアンプ７とを有する。 - 特許庁 - After the update of a control program stored in a first memory, an event code not included in an even code group corresponding to events that can possibly be generated in accordance with the control program is extracted from even codes stored in a second memory (s260).
第１メモリに記憶された制御プログラムが更新された以降、第２メモリに記憶されたイベントコードから、その制御プログラムに従って発生しうるイベントに対応するイベントコード群に含まれないイベントコードが抽出される（ｓ２６０）。 - 特許庁 - Data writing is carried out by changing writing conditions by a writing condition setting circuit (5) after reading written data under control of a writing control circuit (4) at the time of the data writing of a variable resistive element type memory cell (M) of a memory cell array (1).
メモリセルアレイ（１）の可変抵抗素子型メモリセル（Ｍ）のデータの書込時、書込制御回路（４）の制御の下に書込データを読出した後、書込条件設定回路（５）により書込条件を変更してデータの書込を実行する。 - 特許庁 - The system comprises a digital broadcast receiver for receiving digital broadcast and storing control data contained in data broadcast in a memory card and a means for acquiring the control data stored in the memory card and operating the household information appliances.
デジタル放送を受信して、データ放送に含まれる制御データをメモリカードに記憶させるデジタル放送受信機と、前記メモリカードに記憶された前記制御データを取得して、情報家電を操作する手段を備えたシステムである。 - 特許庁 - The hybrid controller 14 has a control function for performing write/read control for the HDA 11 and the flash memory 12 individually, and for recording one large-volume data separately in the HDA 11 and the flash memory 12.
ハイブリッドコントローラ１４は、ＨＤＡ１１やフラッシュメモリ１２に対する書き込み／読み出し制御を個別に行う他、ＨＤＡ１１及びフラッシュメモリ１２に一つの大容量データを分割記録するための制御機能を備えている。 - 特許庁 - To provide a digital control system that can ensure the continuously same master/slave memory allocation, in a digital control system having a master/slave duplex system for control and the like of a plant.
プラントの制御等を行う主系、従系の２重化システムを設けたディジタル制御システムにおいて、主系と従系のメモリ配置を常に同一にできるようにしたディジタル制御システムを提供する。 - 特許庁 - In a control rule arithmetic part 24, a control rule is obtained, and in a manipulated variable correction arithmetic part 25, a correction value for a manipulated variable is obtained from the control rule and a controlled variable target value from a controlled variable target value memory 21.
制御ルール演算部２４で、制御ルールを求め、操作量補正演算部２５で、制御ルールと制御量目標値メモリ２１からの制御量目標値とから、操作量の補正値を求める。 - 特許庁 - The control substrate 14 is provided with a control circuit 22 performing the measuring operation of a flow rate, a memory 24 and a remote control receiving circuit 26 for receiving the operation signal transmitted from the remote controller 20.
制御基板１４には、流量計測に演算を行う制御回路２２と、メモリ２４と、リモートコントローラ２０から送信された操作信号を受信するリモコン受信回路２６とが設けられている。 - 特許庁 - According to the result of the judgment, the control information corresponding to the instruction is acquired from the network server (S7011), the acquired control information is stored in a rewritable memory (S7015) and the control information is updated (S7016).
その判定の結果に従い、先の指示に対応した制御情報を前記ネットワークサーバから取得し(S7011）、その取得した制御情報を書換可能なメモリに格納(S7015)して制御情報を更新する（S7016)。 - 特許庁 - To provide an accessory control board allowing easy reuse without replacing memory for storing a control program of a movable accessory of a game machine and to provide the Pachinko game machine having the accessory control board.
遊技機の可動役物の制御プログラムを記憶するメモリを載せ換えることなく容易にリユースすることができる役物制御基板、及びその役物制御基板を備えるパチンコ遊技機を提供すること。 - 特許庁 - The control signal generation circuit successively generates the control signals for accessing a memory core in response to the base signal, and generates the reset signal in response to at least any of the control signals.
制御信号生成回路は、基幹信号に応答してメモリコアをアクセスするための制御信号を順次に生成し、制御信号の少なくともいずれかに応答してリセット信号を生成する。 - 特許庁 - To provide a controller of a pachinko game machine capable of effectively using the memory of a main control board and efficiently managing a sub control board by the main control board.
主制御基板のメモリを有効に使用できると共に、主制御基板により効率的に副制御基板を管理することができるパチンコ遊技機の制御装置を提供することを目的とする。 - 特許庁 - To provide an electronic device, a state control method and a state control program, which can achieve multi-window display and state control through a simple structure even if memory resources are not sufficient.
メモリ資源が潤沢でない場合であっても単純な制御でマルチウィンドウ表示及び状態制御を実現する電子機器、状態制御方法及び状態制御プログラムを提供する。 - 特許庁 - A system control part includes: a PCI switch number generated from a computer control part management table, a PCI switch control part management table, and a PCI management number format; and a PCI switch number memory which stores the PCI switch number.
システム制御部は計算機制御部管理テーブルとPCIスイッチ制御部管理テーブルとPCI管理番号フォーマットによって作成されるPCIスイッチ番号とPCIスイッチ番号を記憶するPCIスイッチ番号メモリを備える。 - 特許庁 - The power unit of the vehicle further includes a control device 30 which reads information from the first memory unit and performs control about the sub-battery BB1, while performing control about the main battery BA.
車両の電源装置は、主バッテリＢＡに関する制御を行なうとともに、第１の記憶部から情報を読み出して副バッテリＢＢ１に関する制御を行なう制御装置３０をさらに備える。 - 特許庁 - On the basis of the control signal address 30, in a memory part 4 for control signal, data stored in prescribed addresses beforehand are successively read out and required output control signals 40-1 to 40-n are outputted.
制御信号用メモリ部４は、制御信号アドレス３０に基づいて、予め所定のアドレスに格納されたデータを順次読み出し、所要の出力制御信号４０−１〜ｎを出力する。 - 特許庁 - To provide a CT system and its operation console capable of easily confirming and modifying the control value for the X-ray quantity automatic control, and the control method and a memory medium of the system.
Ｘ線量自動制御のための制御値を容易に確認および修正することが可能なＸ線ＣＴシステムおよびその操作コンソールおよび制御方法ならびに記憶媒体を提供すること。 - 特許庁 - The circuit board 110 includes the microcomputer IC 12, which incorporates a memory storing a control program for carrying out a feedback control of PWM control and data necessary for other controls.
回路基板１１０には、そのＰＷＭ制御のフィードバック制御を行うための制御プログラムやその他の制御に必要なデータが記憶されたメモリを内蔵したマイコンＩＣ１２が備えられている。 - 特許庁 - A power supply control register 5 has such a large memory capacity (bits) as to control the supply and cut-off of power on an IP-by-IP basis, and hence can control the power supply dynamically by the interruption signal or statically by software.
電源制御レジスタ５はＩＰ単位で電源供給と遮断を制御するビットを持ち、割り込み信号による動的あるいは、ソフトウェアによる静的な電源制御を行うことができる。 - 特許庁 - A control unit 7 is composed of a panel I/F (interface) 72, an ID input part 71, a control part 73 for controlling respective parts inside the unit, a memory part 74, a locking control part 75, and an auto-leak unit 76.
制御ユニット７は、パネルＩ／Ｆ７２、ＩＤ入力部７１、ユニット内の各部を制御する制御部７３、メモリ部７４、ロック制御部７５及びオートリークユニット７６を備えて構成される。 - 特許庁 - A date processing section 12 store the operation history information consisting of operation information denoting contents of remote control and of time information denoting a time of remote control operation obtained from a received remote control signal to a memory 122.
データ処理部１２は、受信したリモコン信号からリモコン操作内容を示す操作情報と、リモコン操作の時刻を示す時刻情報とからなる操作履歴情報をメモリ１２２に蓄積する。 - 特許庁 - A control means 12 controls the copying speed of an original based on a control parameter, and a non-volatile memory 15 previously stores a set value for 20CPM (20 sheets/minute) as the value of the control parameter.
制御手段１２は原稿の複写速度を制御パラメータに基づいて制御し、不揮発メモリ１５は該制御パラメータの値として２０ＣＰＭ（２０枚／分）用設定値を予め記憶している。 - 特許庁 - A file memory control starting part 123 started from a hard order execution control part 122 outputs a leading address, the number of words (word counter) and instructions ('read' or 'write' instructions) to a file access control part 241.
ハードオーダ実行制御部１２２から起動されたファイルメモリ制御起動部１２３は、ファイルアクセス制御部２４１に対し、先頭アドレス、ワード数（ワードカウンタ）、命令（読み出し或いは書き込み命令）を出力する。 - 特許庁 - When a BD sensor 23L and a BD sensor 23R break down, a PWM control unit 47 calculates a PWM control value based on the history of a control value RV stored in a memory 47M.
ＢＤセンサ２３ＬおよびＢＤセンサ２３Ｒが故障している場合、ＰＷＭ制御部４７は、メモリ４７Ｍに記憶している制御値ＲＶの履歴に基づいてＰＷＭ制御値を算出する。 - 特許庁 - To provide electronic equipment, a state control method and a state control program, in which multi-window display and state control can be achieved through a simple structure even if memory resources are not rich.
メモリ資源が潤沢でない場合であっても単純な制御でマルチウィンドウ表示及び状態制御を実現する電子機器、状態制御方法及び状態制御プログラムを提供する。 - 特許庁 - The control mode decision unit 4 decides the number of flash memories operating in parallel in response to the command identification information ID and transmits the decision value by means of a control mode signal M to a flash memory control unit 2.
制御モード決定部4はコマンド識別情報IDに応じて、並列に動作するフラッシュメモリの数を決定し、その決定値を制御モード信号Mによりフラッシュメモリ制御部2へ伝達する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
