「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 81 82 83 84 85 86 87 88 89 .... 274 275 次へ＞- A memory 24 stores and outputs a place-control signal sending part corresponding table of a local place of a room to a list of the control signal sending part 22 by the instruction of a control part 21.
記憶部２４は、制御部２１の指示により部屋の部分的な場所と制御信号送信部２２のリストとの対応付けの表、場所制御信号送信部対応表を記憶したり出力したりする。 - 特許庁 - A packet transfer apparatus 100 includes a data analyzing unit 110, a memory control unit 109, and a control unit 104 that holds a copy condition table 113 and has a control information comparing unit 114.
パケット転送装置１００は、データ解析部１１０とメモリ制御部１０９と、コピー条件テーブル１１３を保持し制御情報比較部１１４を備えた制御ユニット１０４と、から構成される。 - 特許庁 - In the SRAM10, a timing control circuit 17 is provided, and the precharge & equalize control circuit 18 is also provided in an opposite side of the timing control circuit 17 for the memory cell array 11.
ＳＲＡＭ１０には、タイミング制御回路１７が設けられるとともに、メモリセルアレイ１１に対してタイミング制御回路１７の反対側にプリチャージ＆イコライズ制御回路１８が設けられている。 - 特許庁 - To provide a memory control system capable of improving versatility of a system by allowing read control and write control with respect to an external ROM by a command from an external controller.
外部ＲＯＭに対するリード制御およびライト制御を外部制御装置からのコマンドにより行うことができるようにし、システムの汎用性の向上を図れるメモリ制御システムを提供する。 - 特許庁 - The transfer arbiter performs time-shared control of transfers of writing and reading to or from the buffer memory responding to the transfer requests from the first data transfer control section and the second data transfer control section.
転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁 - An arithmetic control part 1 writes the logical path information of the reconfigurable arithmetic part 3 in an arithmetic control memory 4, and the reconfigurable arithmetic part 3 sets the arithmetic part to be used and its logical path based on the logical path information stored in the arithmetic control memory 4.
演算制御部１は、再構成可能演算部３の論理経路情報を演算制御メモリ４に書き込み、再構成可能演算部３は、演算制御メモリ４に記憶された論理経路情報に基づいて、使用する演算部とその論理経路が設定される。 - 特許庁 - The monitor controller 1 is provided with a memory table storing control information for a load device 20, and the memory table stores further management information consisting of a head address of the control information divided for each prescribed unit and number of the control information sets in the prescribed unit.
監視制御装置１は、負荷機器２０に対する制御情報を格納したメモリテーブルを備え、このメモリテーブルには、更に、所定単位毎に区分された制御情報の先頭アドレスと、その所定単位内の制御情報の数とで構成される管理情報を有している。 - 特許庁 - It includes a memory for storing the state of operation control of the fire pump by the electronic circuit, and in a case where the electronic circuit has failed, it is replaced by the backup circuit, and operation control of the fire pump is carried out in accordance with the state of operation control of the fire pump by the electronic circuit stored in the memory.
電子回路の消火ポンプ運転制御状態を記憶するメモリを有し、電子回路が故障した場合、切り替わったバックアップ回路を用い、メモリに記憶する電子回路の消火ポンプ運転制御状態に応じて消火ポンプの運転制御を行う。 - 特許庁 - An internal memory 1B is provided to the monitor control section 1 and an internal memory 2B is provided to the monitor control section 2 to store data on the way of an arithmetic operation when processing and data of state change notice from each monitor section 3 to be controlled on the basis of a monitor control result by the CPU 1A, CPU 2A.
内部メモリ１Ｂ及び内部メモリ２Ｂは、各々監視制御部１，監視制御部２に設けられ、ＣＰＵ・１Ａ及びＣＰＵ・２Ａの行う監視制御結果に基づき、被監視制御部３からの状態変化通知のデータ及び処理中の演算途中のデータが記憶される。 - 特許庁 - A telephone number acquired by inquiring the number guide on the network side 40 through a data transmitting/receiving circuit 12 is received as data, analyzed at a data analyzing section 21, stored in a memory IC 15, e.g. a telephone book, under control of a memory control section 25, and originated automatically from an automatic origination control section 22.
データ送受信回路１２を介して網側４０の番号案内に問い合わせて得た電話番号を、データとして受信し、データ解析部２１で解析し、メモリ制御部２５の制御下で電話帳等のメモリＩＣ１５に記憶し、自動発信制御部２２により自動発信する。 - 特許庁 - The write control circuit 31 controls the selecting circuit 32 on the basis of a control signal including information to specify the flash memory 1 generated from a pattern generator 11, and also it switches a relay 33 which is connected to the flash memory 1 specified by the control signal to the side of a driver 16.
書込み制御回路３１は、パターン発生器１１から発生されたフラッシュメモリ１を指定する情報を含む制御信号に基づいて、選択回路３２を制御し、また、制御信号で指定されたフラッシュメモリ１に接続されているリレー３３をドライバ１６側へ切り替える。 - 特許庁 - The CPU 37 accesses a memory 36 based on the position information sent from the position measurement section 35, reads a radio wave specification in matching with the area from the memory 36 to control the oscillated frequency of oscillators 23, 29 and to control gains of amplifiers 24, 27 for power control.
このＣＰＵ３７は、測位部３５から送られてくる位置情報に基づいてメモリ３６をアクセスし、メモリ３６からその地域に合った電波仕様を読出し、発振器２３、２９の発振周波数を制御すると共に、増幅器２４、２７の利得を制御し、電力制御を行なう。 - 特許庁 - A control unit 174 executes writing control for writing a message outputted by a message calculator 171 into a message memory 104 and reading-out control for supplying the same message used for calculation in the message calculator 171 to the message calculator 171 after reading it out twice from the message memory 104.
制御部１７４は、メッセージ計算部１７１が出力するメッセージをメッセージメモリ１０４に書き込む書き込み制御と、メッセージ計算部１７１での演算に用いられる同一のメッセージを、メッセージメモリ１０４から２回読み出し、メッセージ計算部１７１に供給する読み出し制御とを行う。 - 特許庁 - Because of sharing of a pair of row control circuits 16, the two memory cell blocks 34 can make a footprint of the row control circuit 16 smaller by a portion of a circuit area of the SG transfer gate 46 in comparison with a configuration preparing a pair of row control circuits for each memory cell block 34.
２個のメモリセルブロック３４は、一対のロウ制御回路１６を共有するため、各メモリセルブロック３４に対して一対のロウ制御回路を設ける構成に比べて、ＳＧトランスファーゲート４６の回路面積分だけロウ制御回路１６の設置面積を小さくできる。 - 特許庁 - The control board has a general operation mode and a power-saving operation mode, and comprises a control part which reads a program from a nonvolatile memory and performs predetermined processing; and a first volatile memory having a work area to be used when the control part performs the predetermined processing.
制御基板は、通常動作モードと省電力動作モードとを有し、プログラムを不揮発性メモリから読み出して所定の処理を実行する制御部と、制御部が所定の処理を実行する際に使用するワーク領域を有する第１揮発性メモリとを備える。 - 特許庁 - The music sound generator is provided with a flash memory 22 to store the control program, the control program from an external device such as the personal computer 40 and a judgment result whether or not write of the control program is normally executed are written in the flash memory 22.
この楽音発生装置は、前記制御プログラムを記憶するためのフラッシュメモリ２２を備え、同フラッシュメモリ２２には、パーソナルコンピュータ４０などの外部装置からの制御プログラムが書き込まれるとともに、同書き込みが正常に行われた否かの判定結果も書き込まれるようになっている。 - 特許庁 - A control information generation section 150 generates control information on transferred recording data based on the acquired movement restriction information and the scanned reproduction restriction information, and allows recording data to be transferred to correspond to the generated control information for storing it into a data memory 50 (built-in memory).
制御情報生成部１５０は、取得した移動制限情報と、走査した複製制限情報とに基づいて、転送後の録画データについての制御情報を生成し、転送対象の録画データと、生成した制御情報とを対応づけてデータメモリ５０（内蔵メモリ）に格納する。 - 特許庁 - This memory device having a detection function of the initialization leakage of a memory has a memory initialization state management circuit performing control to reset an overhead bit 215 by power ON (a power source ON) and to invert the overhead bit 215 of an initialized word only once in the memory 109 having the additional bit (including a parity bit) disposed to each the word of the memory device.
メモリ装置の各ワードに配設される付加ビット（パリティビットを含む）を備えるメモリ１０９において、パワーオン（電源オン）により付加ビット２１５をリセットし、初期化を行ったワードの付加ビット２１５を１回限り反転させる制御を行うメモリ初期化状態管理回路を備え、メモリの初期化漏れの検出機能を備えたメモリ装置が提供される。 - 特許庁 - In a cache memory, when column address signals CA0-CAn specifying a defective column of a tag memory 1 are inputted, a control circuit 5 non-activates the tag memory 1, while controls a switching circuit 4, and couples a spare data input/output terminal SDQ2 of a data memory to a data bus DB1 between the tag memory 1 and a logic circuit 3.
キャッシュメモリにおいて、制御回路５は、タグメモリ１の不良列を指定する列アドレス信号ＣＡ０〜ＣＡｎが入力された場合は、たとえばタグメモリ１を非活性化させるとともに切換回路４を制御して、データメモリのスペアデータ入出力端子ＳＤＱ２をタグメモリ１とロジック回路３の間のデータバスＤＢ１に結合させる。 - 特許庁 - The memory controller includes a nonvolatile memory wherein a plurality of logical pages to which a plurality of tables as storage areas divided for every predetermined capacity belong are formed respectively, a control unit for recording and reproducing data in units of logical pages for each of the logical pages in the nonvolatile memory, and a volatile memory for temporarily storing the data in the nonvolatile memory.
所定容量ごとに区切られた記憶領域であるテーブルが複数属する各論理ページが複数形成された不揮発性メモリと、当該不揮発性メモリ内の上記論理ページに対して当該論理ページ単位でデータの記録再生を行う制御部と、上記不揮発性メモリ内のデータを一時的に記憶する揮発性メモリと、を備える。 - 特許庁 - A control part (1) determines an area to arrange the data from among the plurality of areas of the volatile semiconductor memory, based on layout hint information generated based on the characteristics of the data written on the non-volatile semiconductor memory or the volatile semiconductor memory and giving a hint for determining a data layout area on the non-volatile semiconductor memory or the volatile semiconductor memory.
制御部（１）は、不揮発性半導体メモリ又は揮発性半導体メモリに書き込まれるデータの特性に基づいて生成され、データの不揮発性半導体メモリ又は揮発性半導体メモリ上の配置領域を決定するヒントとなる配置ヒント情報に基づき、揮発性半導体メモリの複数の領域からデータの配置領域を決定する。 - 特許庁 - Furthermore, the memory management device 1 includes a switch determination part 35 for determining whether to select the SLC or MLC for the memory region based on the memory use information 11 and memory unique information 12, and a switch control part 36 for switching between the SLC and MLC for the memory region.
さらに、メモリ管理装置１は、メモリ使用情報１１とメモリ固有情報１２とに基づいて、メモリ領域に対してＳＬＣとＭＬＣの切り替えを行うか否かを判断する切替判断部３５と、切り替えを行うと判断されたメモリ領域に対してＳＬＣとＭＬＣとの間で切り替えを行う切替制御部３６とを具備する。 - 特許庁 - The printer controller includes: the memory having a protective area for storing the data of a protection object; a memory control means for controlling access to the memory; a first access request means for requesting the access to the memory through the CPU; and a second access request means for requesting the access to the memory through the DMA.
保護対象のデータを格納するための保護領域を有するメモリと、前記メモリに対するアクセスを制御するメモリ制御手段と、ＣＰＵを経由して前記メモリに対するアクセスを要求する第１のアクセス要求手段と、ＤＭＡを経由して前記メモリに対するアクセスを要求する第２のアクセス要求手段と、を備えるプリンタコントローラである。 - 特許庁 - A data holding characteristic is improved by providing a non- volatile memory group 40 for reference of which a characteristic is inferior to a non-volatile memory in a memory cell array, and rewriting data accumulated in a non-volatile memory by a control circuit 44 based on a referred result of the non-volatile memory group 40 for reference.
メモリセルアレイ内の不揮発性メモリ（７）に比して特性の劣る参照用の不揮発性メモリ群（４０）を設けて、前記参照用の不揮発性メモリ群（４０）の参照結果に基づいて、制御回路（４４）により前記不揮発性メモリ（７）に蓄積されたデータを再書き込みすることで、データ保持特性の向上を図るものである。 - 特許庁 - This protection circuit is characterized in that, for detecting memory access without privilege, the circuit functions to control the processor and the memory device, or if an internal and an external signal notifying respective operating states of the processor and the memory device are fed to a logical device 5 and memory access without privilege is detected, the logical device 5 inhibits the memory access without privilege.
権限のないメモリアクセスを検出するために、プロセッサおよびメモリ装置を制御するように機能し、またはプロセッサとメモリ装置のそれぞれの動作状態を通報する内部および外部信号が論理装置5 に与えられ、権限のないメモリアクセスが検出された場合には論理装置5 が権限のないメモリアクセスを禁止することを特徴とする。 - 特許庁 - By previously registering an initial value written previously in the memory in an IC card before issuance, on the occasion when personal data is written into the memory, whether data, equivalent to the memory initial value exists in the personal data, is decided, and when data equivalent to the memory initial value exists, control is performed so that the data will not be written to the memory.
ＩＣカード内のメモリにあらかじめ書込まれている初期値を発行前にあらかじめ登録することにより、メモリに対して個人データを書込む際、当該個人データ内にメモリ初期値と同等のデータが存在するか否かを判定し、メモリ初期値と同等のデータが存在する場合は当該データのメモリへの書込みは行なわないように制御する。 - 特許庁 - This debugging support device 16 comprises a memory space switching factor detection part 12 for detecting an undefined instruction fetch or break point, and a memory space switching control part 13 for controlling the switching of the memory space from a user memory space 14 to a debugging memory space 17 in the detection of the undefined instruction fetch or break point.
デバッグサポート装置１５に、未定義命令フェッチまたはブレイクポイントを検出するメモリ空間切り替え要因検出部１２と、未定義命令フェッチもしくはブレイクポイントの検出時にメモリ空間をユーザメモリ空間１４からデバッグメモリ空間１７へ切り替える際の切り替えを制御するメモリ空間切り替え制御部１３を設ける。 - 特許庁 - The node for calculation for executing a user program which has been transmitted by a node for control, when receiving a message including the capacity of the memory necessary for executing the user program, sets a memory rank corresponding to the necessary capacity of the memory to be an active state by a memory controller before the user program is loaded to the memory.
制御用ノードによって送信されたユーザプログラムを実行する演算用ノードにおいて、演算用ノードは、ユーザプログラムを実行するために必要なメモリの容量を含むメッセージを受信すると、ユーザプログラムがメモリにロードされる前に、メモリコントローラによって、必要なメモリの容量に対応するメモリランクを、活性状態にすることを特徴とする演算用ノード。 - 特許庁 - A control means (CPU 2c) in a client 2 adds a new memory address to data in this memory space and reserves a window area of a prescribed size in the memory space of a primary storage device (memory 2b) on the client 2 side, and the client uses the memory address to request the material data to the server and copies it to the window area.
そして、クライアント２内の制御手段（ＣＰＵ２ｃ）が、このメモリ空間上のデータに新たにメモリ・アドレスを付加し、クライアント２側における一次記憶装置（メモリ２ｂ）のメモリ空間に所定の大きさのウインドウ領域を確保し、クライアントからサーバに対して、メモリ・アドレスを使って素材データを要求するとともにウインドウ領域に複写する。 - 特許庁 - To provide an application switching control system for preventing memory leakage generated when a secured memory is often left as it is without being released though a program dynamically secures a certain memory when a storage area is required and the secured memory is released when the memory is unnecessary in order to effectively utilize the memories of a computer system.
プログラムはコンピュータシステムのメモリを有効活用するために、記憶領域が必要になった場合には動的に確保し、必要がなくなった時点で開放を行うが、この確保されたメモリはしばしば開放されずにそのまま残ってしまう所謂メモリリークが発生するので、このメモリリークを解決するアプリケーション切替制御方式を提供する。 - 特許庁 - The switch control circuit 1 includes: a switch control pattern memory part 11 which memorizes two or more switch control patterns; and a switch control pattern-selecting circuit 12 which chooses one switch control pattern among two or more switch control patterns according to a switch control pattern-selecting signal inputted externally and outputs it to the switch SW-1 to SW-N.
スイッチ制御回路１は、複数のスイッチ制御パタンを記憶するスイッチ制御パタン記憶部１１と、外部から入力されるスイッチ制御パタン選択信号に応じて複数のスイッチ制御パタンのうち１つのスイッチ制御パタンを選択してスイッチＳＷ−１〜ＳＷ−Ｎに出力するスイッチ制御パタン選択回路１２とから構成される。 - 特許庁 - An exclusive control part 12 determines whether the exclusive control flag has been acquired or not, and a memory processing part 11 acquires the exclusive control flag when the exclusive control flag has not been acquired, and the exclusive control part calculates a flag release prediction time from a present time and the processing time of exclusive control at the previous execution time and stores the flag release prediction time.
排他制御部１２は排他制御フラグが取得されているか否かを判定し、メモリ処理部１１は排他制御フラグが取得されていない場合に、当該排他制御フラグを取得し、排他制御部は現在時刻と前回実行時の排他制御の処理時間よりフラグ開放予測時間を算出し記憶する。 - 特許庁 - A range of control voltages on the basis of a clock of a highly stable oscillator is stored in advance, a control value (control voltage value) synchronously controlled with the reference clock is written periodically to a memory and a range of a control voltage corresponding to a determined frequency control range is corrected on the basis of the control value.
本発明では、予め高安定発振器のクロックに基づく制御電圧範囲を保持しておき、基準クロックと同期制御する制御値（制御電圧値）を定期的にメモリに書き込み、この制御値に基づき、定められた周波数制御範囲に対応する制御電圧の範囲を補正する。 - 特許庁 - A control part 106 causes an image conversion part 105 to start processing for displaying a decoded image in the image memory 108.
制御部１０６は、画像メモリ１０４の復号画像を表示するための処理を画像変換部１０５に開始させる。 - 特許庁 - A memory array region 401 and a control region 402 are placed such that the two regions are in contact with each other and have a convex shape when viewed from above.
メモリアレイ領域４０１と制御領域４０２が接し、かつ平面から見て凸形状で配置されている。 - 特許庁 - The image data converted into the digital signal are fed to the control section via the second line and recorded in the memory section 7.
デジタル信号に変換された画像データは第２のラインを介して制御部５へ送られ、メモリー部７に記録される。 - 特許庁 - The control part 52 can delete an IC stored in the nonvolatile memory 34 by infrared communication.
また制御部５２は赤外線通信にて不揮発性メモリ３４に記憶されたＩＣを消去させることも可能である。 - 特許庁 - Also, in the midst of changing an address, write-in of a test pattern for a semiconductor memory in a write-in control command section is prohibited.
また、アドレスの変更途中は、書き込み制御指令部にて半導体メモリへのテストパターンの書き込みを禁止する。 - 特許庁 - A control section acquires the measured distance (S2) and acquires a focal position and a display attribute from a table in a memory (S3).
制御部は測距された距離を取得し（Ｓ２）、合焦位置および表示属性をメモリ上のテーブルから取得する（Ｓ３）。 - 特許庁 - And the memory board 3 can be detached from the processor board 1 after update of the various control program is completed.
そして、各種制御プログラムの更新が終了した後は、プロセッサボード１からメモリボード３を取り外すことができる。 - 特許庁 - To provide a high-speed counter circuit which produces digital counts, with a plurality of bits to control the timing of operations in a memory device.
メモリデバイスでの動作タイミングを制御するための複数のビットを伴うデジタルカウントを生成する、高速計数回路 - 特許庁 - Since refresh control can be performed from a memory controller also in the power-down mode, access is performed without a delay after release of power-down.
パワーダウンモードにおいてもメモリコントローラからリフレッシュ制御が行えるので、パワーダウン解除後に遅滞なくアクセスできる。 - 特許庁 - To provide a data transfer control unit capable of effectively using a memory even when data of a small capacity are received consecutively.
容量の小さなデータを連続で受信した場合にもメモリを有効に利用できるデータ転送制御装置とする。 - 特許庁 - A reproduction control part 14 controls a reproduction sequence or reproduction time of the image data recorded on the memory card M.
再生制御部１４では、メモリカードＭに記録された画像データの再生順序又は再生時間を制御する。 - 特許庁 - When data included in the packet with an end flag are written, each memory control part 132 issues completion notification.
各メモリ制御部１３２は、終了フラグ付きパケットに含まれるデータを書き込んだ場合、完了通知を発行する。 - 特許庁 - The word lines 16 connect control gates of the plurality of memory cells 13 in a column direction orthogonal to the row direction.
ワード線１６は、複数のメモリセル１３の制御ゲートを行方向と直交する列方向にそれぞれ接続する。 - 特許庁 - After that, a built-in memory 5 or the like stores the compressed image data via a PCMCIA control section 14 as a still picture file.
その後、この圧縮画像データは、PCMIA制御部１４を介して静止画ファイルとして内蔵Memory５等に格納される。 - 特許庁 - Drivers 103, 114, 105 input a write-in mode signal, and perform write-in control for the memory cells 101, 102.
ドライバ１０３，１１４，１０５は、書き込みモード信号を入力して、メモリセル１０１，１０２への書き込み制御を行う。 - 特許庁 - The library device transfers the cartridges 1 based on the control information stored in the memory 121 of the cartridge 1.
また、ライブラリ装置が、上記カートリッジ１のメモリ１２１内の制御情報に基づいて、カートリッジ１の搬送動作を行う。 - 特許庁 - An image forming apparatus 1 comprises a control unit, a connection interface 31, an external memory 33 and an image forming unit.
この画像形成装置１は、制御部と、接続用インターフェース３１と、外部メモリ３３と、画像形成部とを備えている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
