「data buffer」を含む例文一覧(6933)
＜前へ 1 2 .... 97 98 99 100 101 102 103 104 105 .... 138 139 次へ＞- Error correction is conducted for the data written on a buffer memory 14 by a correcting circuit(BIS/LDC/ID correction)15 and BIS correction is performed first.
バッファメモリ１４上に書き込まれたデータは、訂正回路（ＢＩＳ／ＬＤＣ／ＩＤ訂正）１５によって誤り訂正が行われ、最初にＢＩＳ訂正が行われる。 - 特許庁 - When a time-out in the timer circuit 130 is detected by a time-out detection circuit 140, the contents held in a dummy data register 161 is supplied to the FIFO buffer 110.
タイマー回路１３０におけるタイムアウトがタイムアウト検出回路１４０により検出されると、ダミーデータレジスタ１６１の保持内容がＦＩＦＯバッファ１１０に補充される。 - 特許庁 - To provide an image display device for pachinko game machine which realizes more diverse representation by decreasing the frequency of read of data to a frame buffer and shortening the processing time.
フレームバッファへのデータの読み出し回数を減らし、処理時間を短くすることで、より多彩な表現を可能にするパチンコ機の画像表示装置を提供する。 - 特許庁 - The secure circuit may be further configured to direct an overlay circuit to blend the appropriate logo onto rendered data from a frame buffer video memory for display to a user.
セキュア回路は、更に、ユーザへの表示のために、フレームバッファビデオメモリからの描画データに適切なロゴを融合させるようオーバーレイ回路に命令するよう構成されてよい。 - 特許庁 - The buffer 100 performs output delaying the clock with delay quantity to which hold margin is added and it is inspected whether data can be taken in normally by F/F101 or not.
バッファ１００にホールドマージン分を加えた遅延量でクロックを遅延させて出力させ、Ｆ／Ｆ１０１で正常にデータを取り込むことができるかを検査する。 - 特許庁 - A CPU 402 controls the recording of the recording head 104 according to the main scanning recording direction information and the recording data stored in the print buffer 4030.
そして、ＣＰＵ４０２は、その主走査記録方向情報とプリントバッファ４０３０に格納された記録データに基づいて、記録ヘッド１０４による記録を制御する。 - 特許庁 - When vacancy occurs in the reception buffer, the wireless communication apparatus STA2 transmits a substitute beacon 2005 including information that data transmission is permitted to the wireless communication apparatus STA1.
受信バッファに空きができると無線通信装置ＳＴＡ２はデータの送信を許容する旨を含んだ代理ビーコン２００５を無線通信装置ＳＴＡ１に送信する。 - 特許庁 - To provide a synchronous semiconductor memory device provided with an NOEMI type output buffer circuit in which load capacity of output terminals is suppressed and enabling high speed data transfer.
出力端子の負荷容量が抑制されたＮＯＥＭＩ型の出力バッファ回路を備え、高速なデータ転送を可能とする同期型半導体記憶装置を提供する。 - 特許庁 - When the event is the FAX mode changeover switch, the size of a transmission buffer is reduced to a size, in matching with the mode to attain data transfer with few delays in the transmission time.
上記イベントがＦＡＸモード切替スイッチであれば、送信バッファサイズをそのモードにあったサイズに縮小して伝送時間の遅延が少ないデータ転送を可能にする。 - 特許庁 - The drive element updates a luminance signal in a buffer circuit via a designated channel in the group channel data area when receiving a latch permission signal for segment update.
セグメント更新のためのラッチ許可信号を受信した時、本駆動素子は、バッファ回路内の輝度信号を該グループチャネルデータ領域の指定されたチャネルを介して更新する。 - 特許庁 - To provide a buffer control system capable of effectively passing the signal of high priority rather than the signal of low priority when the quantity of data to transmitting/receiving is increased.
送受信に対するデータの量が増えたとき、優先順位が低い信号よりも高い信号を有効的に通すことが可能なバッファ制御方式を得る。 - 特許庁 - A delay correction portion 15-1 detects a reception antenna branch (reference branch) whose symbol start timing is delayed the most, stores data in a buffer to delay it and adjusts symbol timing.
遅延補正部１５−１は、シンボル開始タイミングが最も遅れた受信アンテナブランチ（基準ブランチ）を検出し、データをバッファに格納して遅延させ、シンボルタイミングを合わせる。 - 特許庁 - A voice signal processing server 13 receives the voice signals of attendants 19 from each terminal apparatus 11 and stores them in a data buffer 1393 so as to respectively discriminate them.
音声信号処理サーバ１３は、端末装置１１の各々から参加者１９の音声信号を受信し、データバッファ１３９３に各々区別可能なように記憶する。 - 特許庁 - In bothe modes of the normal operation mode and the test mode, the output buffer 10 is operated and data from the output control circuit 1 is outputted from the output terminal 6.
通常動作モードとテストモードの両方において、出力バッファ１０を動作させて出力制御回路１からのデータを出力端子６から出力させる。 - 特許庁 - To enhance transmission efficiency by preventing a buffer overflow and a packet loss in a radio transmitter provided with an interface for inputting and outputting a transmission speed variable data signal.
伝送速度可変のデータ信号を入出力するためのインタフェースを有する無線伝送装置において、バッファ溢れやパケットロスを防ぎ、伝送効率の向上を実現する。 - 特許庁 - A direct prefetch control unit 161 controls to directly read data in a segment unit from a memory cell array 111 to a line buffer 121 based on a direct prefetch command.
直接プリフェッチ制御部１６１は、直接プリフェッチコマンドに基づき、メモリセルアレイ１１１からラインバッファ１２１まで直接にセグメント単位のデータを読み出す制御を行う。 - 特許庁 - A buffer circuit 11 converts the image data of the dot sequential form outputted from an image processing circuit 107 into a cluster of the same color components in a prescribed bit length.
画像処理回路１０７が出力した点順次形式の画像データは、バッファ回路１１で所定のビット長の同色成分の集積体（クラスタ）に変換される。 - 特許庁 - A second buffer circuit 2 outputs a prescribed logic signal and a read/write signal to control reading and writing of the data in a memory core 5 depending on the enable signal.
第２のバッファ回路２は、イネーブル信号に応じて、所定のロジック信号及びメモリコア５のデータの読み出し及び書き込みを制御するリード−ライト信号を出力する。 - 特許庁 - A direct restoration control unit 162 controls to directly write back the data in a segment unit from the line buffer 121 to the memory cell array 111 based on a direct restoration command.
直接リストア制御部１６２は、直接リストアコマンドに基づき、ラインバッファ１２１からメモリセルアレイ１１１に直接にセグメント単位のデータを書き戻す制御を行う。 - 特許庁 - The data D0-D7 in byte units are given to the segment buffer SDB, being stored therein in specified bit unit and outputted to be given to an LCD driving circuit DC.
セグメントバッファＳＤＢに、バイト単位のデータＤ０〜Ｄ７が与えられて指定されたビット単位で格納され、出力されてＬＣＤ駆動回路ＤＣに与えられる。 - 特許庁 - Image data stored in a frame buffer 128 are area in a prescribed sequence by a CPU 129, and successively outputted to a latch circuit 110 as input signals Si.
フレームバッファ１２８に記憶された画像データはＣＰＵ１２９によって所定順序に整列された後、入力信号Ｓｉとしてラッチ回路１１０に順次出力される。 - 特許庁 - As a result, after the video data inside a buffer 6 for a decoder are reproduced, when the pseudo frame is detected successively by a pseudo frame detector 12, it is reported to a system controller 42.
この結果、デコーダ用バッファ６内のビデオデータを再生した後、擬似フレームディテクタ１２により連続して擬似フレームを検出すると、システムコントローラ４２に報告する。 - 特許庁 - An adder 261 sums up a start-up address of the image buffer, an output from the multiplier 243 and an output from the remainder calculator 252, to be output as an address of an objective data.
加算器２６１は、画像バッファの開始アドレスと、乗算器２４３の出力と、剰余算器２５２の出力とを加算して、目的データのアドレスとして出力する。 - 特許庁 - To dispense with external memory of large capacity and always cancel a residual portion based on new data of zerophase waveform by using a ring buffer formed on the built-in RAM of a CPU.
零相波形の残留分を、大容量の外部メモリを必要とせずに低コストでキャンセルできる零相波形の残留分キャンセル方法を提供する。 - 特許庁 - In a third horizontal scanning period succeeding the second horizontal scanning period, a display transmission controller 4 outputs the display data, stored to the display buffer 5, to a display part 2.
第２の水平走査期間に続く第３の水平走査期間において、表示送出コントローラ４は、表示バッファ５に格納された表示データを表示部２に出力する。 - 特許庁 - To provide a radio communication unit, that can surely prevent delays in transmission time by adopting a form suitable for faxing a buffer management method which moved otherwise be a cause for data delay.
データ遅延の要因となるバッファ管理方法をＦＡＸに適した形をとることにより、伝送時間の遅延を確実に防止し得る無線通信装置を提供する。 - 特許庁 - At the time, the client 20 discriminates whether the data amount of the next part is already stored in buffer regions 27A or 27B or not in every completion of reproduction of the parts.
このとき、クライアント２０は、各パートの再生を完了するごとに、次のパートのデータ量が既にバッファ領域２７Ａ及び２７Ｂに蓄積されているか否かを判断する。 - 特許庁 - To provide an image reading apparatus, an image forming apparatus and an image reading method that can suppress a degradation in image quality while reducing the capacity of a buffer area for storing image data.
画像データを記憶するバッファ領域の容量を低減しつつ画質の低下を抑制できる画像読取装置、画像形成装置、及び、画像読取方法を提供する。 - 特許庁 - An access control part 11 makes the each one of the buffers B0, B1 access the each one of the master processor and the co-processor exclusively in response to buffer assigning data BN.
アクセス制御部１１は、バッファ指定データＢＮに応じて、バッファＢ０およびＢ１の一方ずつを、親プロセッサおよびコプロセッサコアの一方ずつと排他的にアクセスさせる。 - 特許庁 - To reduce the multiplication number of times to half by using symmetric property of filter coefficient in an FIR filter in which a RAM is used for a buffer for delaying input data one by one.
入力データを順次遅延させるバッファにＲＡＭを用いたＦＩＲフィルタにおいてフィルタ係数の対称性を利用して乗算回数を半減させる。 - 特許庁 - A correction adjustment unit 5 reads an adjustment signal and outputs it to a control unit 3 based on a phase delay/progress detection signal and information on a remaining data amount of a ring buffer 1.
補正調整部５は、位相遅れ／進み検出信号とリングバッファ１の残存データ量の情報に基づいて調整信号を読み出し制御部３へ出力する。 - 特許庁 - To provide an output buffer circuit, by which AC performance can be improved and the opening of an eye diagram at data transmission can be enlarged by restraining the reflected noise.
ＡＣ性能を向上させると共に反射ノイズを抑制してデータ転送時のアイ・ダイアグラムの開口を大きくすることが可能な出力バッファ回路を提供する。 - 特許庁 - When the rotation is over at the part 2, all image data stored in the buffer 13 are sent by wireless to a memory image processor 21 and then written into an image memory 22.
ＣＣＤ格納部２の回転終了後に、入力画像バッファ１３内の全画像データをメモリ画像プロセッサ２１へワイヤレス送信し、画像メモリ２２に書き込ませる。 - 特許庁 - The digital image processor is provided with a signal processing means whose input and output transfer rate are the same and that executes signal processing that is apparently consecutive processing and a buffer memory stores data whose signal processing is finished.
入出力の転送レートが同じ信号処理手段で見かけ上連続的に信号処理を行ない、信号処理の完了したデータをバッファメモリに蓄積する。 - 特許庁 - The common input lines (CCL_1 to CCL_k) of the respective DACs are connected to the three data lines through transistors (Tr_1, Tr_2, Tr_3) within a signal selection section (252) and an amplifier (AMP) within an output buffer section (260).
各ＤＡＣの共通出力ライン（COL_1〜COL_k）は信号選択部（252）内のトランジスタ（Tr_1 、Tr_2、Tr_3）と出力バッファ部（260）内のアンプ（AMP）とを通して三つのデータラインに連結されている。 - 特許庁 - Further, a decoder section 13 and a rendering section 15 respectively deploy a plurality of downloaded resource data into a plurality of still pictures, which a memory section 12 and a buffer section 14 store.
またダウンロードした複数の素材データをそれぞれデコーダー部１３およびレンダリング部１５によって複数の静止画に展開してメモリー部１２やバッファ部１４に記憶する。 - 特許庁 - When the transmission data are stored in the buffer 106, a CQI (channel quality indicator) transmission control section 113 outputs a signal for instructing to generate a CQI to a CQI generating section 107.
ＣＱＩ送信制御部１１３は、バッファ１０６に送信データが蓄積された場合は、ＣＱＩを生成する指示信号をＣＱＩ生成部１０７へ出力する。 - 特許庁 - Image data read by a scanner 2 is sent to a colored original judging unit 3 for judging whether the original 1 is the chromatic or monochromatic and a memory A4 as a page buffer.
スキャナ２で読取られた画像データは、原稿１がカラーかモノクロかを判定する有彩色原稿判定部３とページバッファとしてのメモリＡ４に送出される。 - 特許庁 - For example, in the case of receiving an individual conversion coefficient block, the data router/buffer 160 gives the block to a code bit handler 162 and a bit scrambler 170, where the block is code-bit-scrambled.
例えば各変換係数ブロックの受信時にまずブロックを符号ビットハンドラ１６２及びビットスクランブラ１７０へ送って符号ビットスクランブルを行うことができる。 - 特許庁 - Furthermore, in the case of power interruption or a selection of a mode such as a reproduction mode other than the photographing mode, writing of the picture data temporarily stored in the buffer to the recording medium takes precedence over other processing.
また、電源ＯＦＦあるいは再生など撮影とは異なるモードに切り替える場合、一時的に記録された画像を記録媒体に書き込むことを優先する。 - 特許庁 - A preferential value is managed for individual hosts which can log in the network information recording device to perform the allocation of an Immediate Data buffer in accordance with the preferential value of the individual hosts.
ネットワーク情報記録装置にログイン可能なホスト毎に優先値を管理して、各ホストの優先値に応じたＩｍｍｅｄｉａｔｅ Ｄａｔａバッファの割り当てを行う。 - 特許庁 - A stop/release code insertion unit 123 inserts a stop code in an idle period of down-link data, when the free space of the receiver buffer has reached the predetermined amount or less.
停止／解除コード挿入部１２３は、受信バッファの空き容量が所定量以下になったと判定されると、下りデータのアイドル区間に停止コードを挿入する。 - 特許庁 - The Read controller 9 reads the speech data out of the ring buffer 5 at a speed corresponding to the designation of the speaking speed conversion control section 8 and outputs it to a D/A conversion section 10.
Ｒｅａｄコントローラ９は話速変換制御部８の指示に応じた速度でリングバッファ５の音声データを読み出し、Ｄ／Ａ変換部１０へ出力する。 - 特許庁 - A high-speed read means 2, a decoding means 3 and a high-speed write means 4 write musical sound data outputted from a plurality of musical sources into a buffer memory after decoding them.
高速読出し手段２、デコード手段３、高速書込み手段４は複数の音楽ソースから出力される楽音データをデコードした後バッファメモリ５へ書き込む。 - 特許庁 - To provide an error correcting LSI device which decreases its buffer size without losing conventional data processing capacity and capable of reducing the load on a system controller.
従来のデータ処理能力を損なわずに、エラー訂正ＬＳＩ装置のバッファサイズを削減し、またシステムコントローラの負荷を軽減したエラー訂正ＬＳＩ装置を提供する。 - 特許庁 - The system controller 203a then makes copy back to the update data on the cache line in the memory 204a, to which the instruction is issued, into a takeover buffer memory 214a.
続いて、システムコントローラ２０３ａは、コピーバックインバリデート指示が行われたキャッシュメモリ２０４ａにおけるキャッシュラインの更新データを引継ぎ用バッファメモリ２１４ａにコピーバックする。 - 特許庁 - A PWM circuit 3 converts output data of a calculator 2 into a pulse width modulated signal, and outputs it to a load (speaker) 6 via a buffer amplifier 4 and a low-pass filter 5.
ＰＷＭ回路３は演算器２の出力データをパルス幅変調信号に変換し、バッファアンプ４、ローパスフィルタ５を介して、負荷（スピーカ）６へ出力する。 - 特許庁 - The packetized voice data is stored in a buffer part 20 temporarily and accumulated in an accumulation part 40 by the fixed length packet through the write control by a control part 30.
パケット化された音声データは、バッファ部２０で一時保存され、制御部３０の書き込み制御により、蓄積部４０に固定長パケット単位で蓄積される。 - 特許庁 - The arithmetic process of a tracking filter of data DTE1 is performed by the 1st sampling period to store them in an output buffer, and the past term is calculated and preserved (steps S1 to S5).
第１サンプリング周期で、データＤＴＥ１のトラッキングフィルタ演算処理を行い出力バッファ９に格納し、過去の項を演算し保存する（ステップＳ１〜Ｓ５）。 - 特許庁 - In this magneto- optical recording medium, buffer parts, sector address parts, and gap parts interposed between data parts to be recorded are uniformly magnetized with the recording direction as the magnetization direction.
この光磁気記録媒体は、記録されるデータ部とデータ部に挟まれたバッファ部、セクタアドレス部及びギャップ部の磁化方向を記録方向に一様に磁化させている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
