「data buffer」を含む例文一覧(6933)
＜前へ 1 2 .... 99 100 101 102 103 104 105 106 107 .... 138 139 次へ＞- If the predetermined quantity of data are not stored in the memory parts 110 and 111, DMA transfer is performed without using the buffer memory 104b.
そして、メモリ部１１０及びメモリ部１１１にそれぞれ蓄積されたデータ量が所定のデータ量でないときはバッファメモリ１０４ｂを使用しないＤＭＡ転送を実行する。 - 特許庁 - A transmission idle time measuring count part 40 measures a transmission idle time to the supply of the clear timing after the transmission buffer 33 gets empty of stored data.
送信空き時間計測カウント部４０は、送信バッファ３３に蓄積されたデータがなくなったときから、クリアタイミングが供給されるときまでの送信空き時間を計測する。 - 特許庁 - When the slow key 11a is pressed down during recording, video data to be reproduced slowly are stored in a buffer memory 6 temporarily, and then are recorded on a recording medium 10.
記録中にスローキー１１ａを押下すると、スロー再生の対象となる映像データがバッファメモリ６に一旦格納され、その後、記録媒体１０に記録される。 - 特許庁 - Since the recording is carried out in video object units, a picture is not distorted or noise is not mixed into voices even if the data of which the recording is interrupted due to the overflow of the buffer are reproduced.
ビデオオブジェクト単位で記録するため、バッファ溢れで記録が中断したデータを再生しても、画面が乱れたり音声にノイズが混入したりすることがない。 - 特許庁 - The integrated circuit device 1 comprises four or more buffers 20, a buffer control part 30 which controls write processing of data to the buffers and read processing of data from the buffers based on a command from a host 100, and a reproduction voice data output processing part 50 which is adapted so that a plurality of voice data can be simultaneously received, and outputs reproduction voice data based on the simultaneously input voice data.
集積回路装置１は、４個以上のバッファ２０と、ホスト１００からのコマンドに基づいて、バッファへのデータの書き込み処理、及び、バッファからのデータの読み出し処理を制御するバッファ制御部３０と、複数の音声データを同時に受け付け可能に構成されており、同時に入力された音声データに基づいて、再生用の音声データを出力する再生音声データ出力処理部５０とを含む。 - 特許庁 - The apparatus for transmitting data in a communication system includes a buffer descriptor (BD) generator for generating a BD referencing constituent elements constituting second type data, if there is first type data to be transmitted, and a direct memory access (DMA) controller for controlling the apparatus so as to generate the second type data from the first type data according to the BD and to transmit the generated second type data.
本発明は、通信システムにおけるデータ送信装置であって、送信する第１のタイプのデータが発生すると、第２のタイプのデータを構成する構成エレメントを参照してバッファディスクリプタ(ＢＤ)を生成するＢＤ生成器と、第１のタイプのデータをＢＤに対応して第２のタイプのデータとして生成して送信するように制御する直接メモリ接続(ＤＭＡ)制御器と、を含むことを特徴とする。 - 特許庁 - A DTS generator 17 generates decoding time stamp information indicating the timing of readout of compressed data in an input buffer 22a on a decoding side according to the amounts of predictively encoded data by channels and a formatting circuit 19 formats data into a packet having a packet header including the decoding time stamp information and user data including compressed data and transmits the formatted data through a communication line.
ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化し、そのフォーマット化されたデータを通信回線を介して伝送する。 - 特許庁 - A video buffer control part 113 controls a video stream buffer 112 to supply a video stream from data preceding to leading data of the start code just for the predetermined number of bits to a start code detecting part 101 according to a read control signal RPcnt based on an end notice of variable length decoding processing from a decoding processing control part 102.
ビデオバッファ制御部１１３は、復号処理制御部１０２からの可変長復号処理の終了通知に基づく読出制御信号ＲＰｃｎｔにより、スタートコードの先頭データよりも所定のビット数だけ手前のデータからのビデオストリームを、スタートコード検出部１０１に対して供給するように、ビデオストリームバッファ１１２を制御する。 - 特許庁 - A processing for reading out the image data stored in the buffer memory at a set slow display speed and displaying it in the display region of an image display section 15 is started (S12), and a processing for reading out the image data stored in the buffer memory in real time and displaying it in the display region B of the image display section 15 is also started (S13).
そして、該バッファメモリに記憶された画像データを、設定されているスロー表示スピードで読み出して画像表示部１５の表示領域に表示させる処理を開始させるとともに（Ｓ１２）、該バッファメモリに記憶された画像データを、リアルタイムで読み出して画像表示部１５の表示領域Ｂに表示させる処理を開始させる（Ｓ１３）。 - 特許庁 - Image data of a digital code acquired by an image sensor 40 are stored on respective first line buffer BF1 and second line buffer BF2 in a data length of one line unit, in accordance with the changeover of a selector SL, are directly transferred to a RAM 30 via a DMA 80, and are stored as a first frame image F1 of one frame.
イメージセンサ４０により取得されたデジタルコードの画像データは、セレクタＳＬの切り替えに従って、第１ラインバッファＢＦ１及び第２ラインバッファＢＦ２のそれぞれに１ライン単位のデータ長で蓄積された後に、ＤＭＡ８０を介してＲＡＭ３０に直接転送されて、１フレームの第１フレーム画像Ｆ１として記憶される。 - 特許庁 - A short time average value monitoring unit 114 acquires a short time average value indicating the every seconds average of an accumulated quantity of received data which is successively accumulated in a buffer 112, and a long time average value monitoring unit 115 acquires a long time average value indicating the every minutes average of an accumulated quantity of received data which is successively accumulated in the buffer 112.
短時間平均値監視部１１４は、バッファ１１２に順次蓄積される受信データの数秒ごとの蓄積容量の平均を示す短時間平均値を取得し、長時間平均値監視部１１５は、バッファ１１２に順次蓄積される受信データの数分ごとの蓄積容量の平均を示す長時間平均値を取得する。 - 特許庁 - A bypass switching means 30 transfers the data in the N buffer of the means 80, when an error detecting means 20 does not detect a failure of the means 60, to a lower device control circuit 11 on the subsequent stage, or transfers the data in the B buffer of the means 80 to the circuit 11 when the means 20 detects a failure of the means 60.
バイパス切替手段３０は、エラー検出手段２０がデータ処理手段６０の障害を検出していない場合にはデータ格納手段８０のＮバッファのデータを、エラー検出手段２０がデータ処理手段６０の障害を検出している場合にはデータ格納手段８０のＢバッファのデータを、次段の下位装置制御回路１１に転送する。 - 特許庁 - A semiconductor integrated circuit 10 is constituted(manufactured) such that it is provided with an internal circuit 11 for preparing a data signal on the basis of the clock signal, a low-noise type buffer 14d for outputting the data signal prepared by the internal circuit 11 to a device, and a normal type buffer 14c for outputting the clock signal to the device.
半導体集積回路１０を、クロック信号に基づき，データ信号を用意する内部回路１１と、内部回路１１により用意されたデータ信号をデバイスに対して出力するためのローノイズタイプバッファ１４ｄと、クロック信号をデバイスに対して出力するためのノーマルタイプバッファ１４ｃとを備えるものとして、構成（製造）しておく。 - 特許庁 - If the function block FB to be called is assigned to other task, the function block FB and the program of the calling origin are assigned to the specified task respectively, output data for the function block FB is copied to a buffer, the function block FB inputs the data from a buffer, and the output of the function block FB is copied to a variable on the program.
呼び出すファンクションブロックＦＢが他のタスクに割りつけられているとき、このファンクションブロックＦＢとその呼び出し元のプログラムとをそれぞれ指定されたタスクに割りつけると共に、ファンクションブロックＦＢへの出力データをバッファにコピーし、ファンクションブロックＦＢは、このバッファからデータを入力し、ファンクションブロックＦＢの出力を、プログラム上の変数にコピーする。 - 特許庁 - When the first predetermined amount of video data is stored in the VBV buffer 12 of the source side, decoding at the source side is started, and when the second predetermined amount of video data is stored in the VBV buffer 22 of the sync side, decoding at the sync side is started to thereby meet the completion timing of decoding between the source device 10 side and the sync device 20 side.
そして、ソース側のＶＢＶバッファ１２に第１の所定量のビデオデータが格納された時点でソース側のデコードを開始するとともに、シンク側のＶＢＶバッファ２２に第２の所定量のビデオデータが格納された時点でシンク側のデコードを開始することにより、ソース機器１０側とシンク機器２０側とでデコードの完了タイミングが揃うようにする。 - 特許庁 - A control part 1506 selects either one of the data signal stored in the data signal input buffer 1502D and the TMCC signal stored in the TMCC signal input buffer 1502T as a signal to be decoded and transfers the selected signal to an LDPC decoding part 1504 through a selector 1503 to execute control for decoding the signal to be decoded.
制御部１５０６は、データ信号用入力バッファ１５０２Ｄに保持されたデータ信号と、ＴＭＣＣ信号用入力バッファ１５０２Ｔに保持されたTMCC信号のうちの一方を、復号対象信号として選択して、セレクタ１５０３を介してLDPC復号部１５０４に転送して復号対象信号の復号を行わせる制御を行う。 - 特許庁 - In this refresh control method of a graphics memory provided with a memory cell array 50 which is separated into a frame buffer area 40 performing a screen refresh operation and a DRAM refresh data storage area 42 performing a DRAM refresh operation, the memory array of the DRAM refresh data storage area 42 other than the frame buffer area 40 is refreshed in accordance with a DRAM refresh control signal REF.
スクリーンリフレッシュ動作を行うフレームバッファ領域４０とDRAMリフレッシュ動作を行うDRAMリフレッシュデータ貯蔵領域４２に分離されたメモリセルアレイ５０を具備したグラフィックメモリ装置のリフレッシュ制御方法であって、DRAMリフレッシュ制御信号ＲＥＦに応じてフレームバッファ領域４０を除いたDRAMリフレッシュデータ貯蔵領域４２のメモリセルアレイをリフレッシュする。 - 特許庁 - When data DIN received at the output buffer shifts from a low level to a high level, a transistor (TR) 20 is turned off and a NOR circuit 17 generates a signal HP at a high level synchronously with a low level signal DY delayed by a delay circuit 16, then a TR 19 turns to be conductive and the output buffer 10 outputs data at a high level.
出力バッファ１０に入力されるデータＤ_INがローレベルからハイレベルに遷移すると、トランジスタ２０をＯＦＦさせた後、ディレイ回路１６によって遅延されたローレベルの信号ＤＹに同期して否定論理和回路１７がハイレベルの信号ＨＰを生成するので、トランジスタ１９がＯＮとなり、ハイレベルのデータが出力バッファ１０から出力される。 - 特許庁 - Furthermore, a transmission processing unit 13 discriminates a line state of a modem 14 and presence of transmission data to the buffer 15 by using an input of a periodic interrupt signal from a timer 16 to the CPU 11 as a trigger, and the buffer 15 transfer the transmission data to the modem 14 when transmission is discriminated to be enable and further to a communication line 2.
さらに、タイマ１６からＣＰＵ１１への定期的な割込み信号の入力をトリガとして、送信処理装置１３がモデム１４の回線状態及びバッファ１５への送信データの有無を判定し、送信可能と判定した場合のみ、送信データはバッファ１５からモデム１４へ転送され、さらに通信回線２に送出される。 - 特許庁 - A task priority managing part 153 acquires information about the amount of the low level output data stored in the buffer from the buffer information acquisition part 154, and determines the priorities of the processing of the low level detecting part and the processing of the low level detecting part on the basis of the information about the amount of the stored low level output data.
タスク優先度管理部１５３は、予め設定された時間間隔で、バッファ情報取得部１５４からバッファに蓄積されたローレベル出力データの量に関する情報を取得し、蓄積されたローレベル出力データの量に関する情報に基づいて、ローレベル検出部の処理とハイレベル検出部の処理の優先度を決定する。 - 特許庁 - A data path from a defect DQ line to a corresponding DQ buffer is switched to a data path to the DQ buffer from the spare DQ line and the memory cell where the defect occurs is replaced with the spare memory, so that even if the memory cell becomes defective owing to secular change after the memory cells are built in the system, the memory cell can be relieved without causing the system itself to become defective.
不良ＤＱ線から対応するＤＱバッファへのデータパスを、スペアＤＱ線からＤＱバッファへのデータパスに切り替えて不良が発生したメモリセルをスペアメモリセルに置換することにより、システムに組み込んだ後で、経年変化等によってメモリセルに不良が発生した場合でもシステムそのものを不良にすることなく救済が可能となる。 - 特許庁 - In the analog output module configured to output analog signals of multiple systems from a D/A converting means of multiple systems, a buffer for temporarily storing conversion output data is provided in a former stage of each D/A converting means, and the conversion output data are synchronously loaded to each D/A conversion means via the buffer.
複数系統のＤ／Ａ変換手段から複数系統のアナログ信号を出力するように構成されたアナログ出力モジュールにおいて、前記各Ｄ／Ａ変換手段の前段に変換出力データを一時的に格納するバッファを設け、前記バッファを介して前記各Ｄ／Ａ変換手段に同時に変換出力データをロードすることを特徴とするもの。 - 特許庁 - The redundant controller has a control task having control software as an execution engine and the control task is equipped with a couple of controllers which input data through an I/O buffer and output data after control arithmetic to an I/O buffer; and the same control task is provided on a control-side controller and a standby side controller.
制御ソフトウェアを実行エンジンとする制御タスクを有し、この制御タスクがＩ／Ｏバッファを介してデータの入力を行い、制御演算を実行したデータをＩ／Ｏバッファへ出力する一対のコントローラを備えた冗長化コントローラであって、同じ制御タスクを制御側コントローラと待機側コントローラに設けたことを特徴とする。 - 特許庁 - The terminal stores packet data, having a priority corresponding to a plurality of priority queues having inherent priorities and relating to at least one service, and transmits buffer status information, containing queue identifiers of the priority queues and buffer payload information representing an amount of the packet data stored in the priority queues.
端末は、固有の優先順位を持ち、少なくとも一つのサービスに関連する複数の優先順位キューに、該当する優先順位を持つパケットデータを格納し、これらの優先順位キューのキュー識別子とこれらの優先順位キューに格納されているパケットデータの量を表すバッファーペイロード情報とを含むバッファー状態情報を伝送する。 - 特許庁 - In the cases that the track jump of the pickup 2 is performed and the interleaving of the data stored once in the ring buffer memory 5 is decoded, a control circuit 6 controls reading and writing pointers to the ring buffer memory 5, and it reads the data having decoded the interleaving, and supplies them to a decoding part 20 at an output rate of the input rate or less.
ピックアップ２のトラックジャンプが実行された場合と、リングバッファメモリ５に一旦記憶されたデータのインターリーブを復号する場合、制御回路６は、リングバッファメモリ５に対する読み出しポインタ、および書き込みポインタを制御する一方、インターリーブを復号したデータを、リングバッファメモリ５から読み出し、入力レート以下の出力レートで、デコード部２０に供給する。 - 特許庁 - In a controller 16 of a tape drive, when a command processing part 41 receives a synchronization command and a buffer management part 42 delivers data in a buffer to a channel input and output part 43 to complete writing to a tape, a backhitch determining part 44 determines whether backhitchless writing is performed, from a viewpoint of whether nominal volume of data can be finally written in the tape.
テープドライブのコントローラ１６において、コマンド処理部４１が同期コマンドを受け取り、バッファ管理部４２がバッファ内のデータをチャネル入出力部４３に渡してテープへの書込みが完了すると、バックヒッチ判定部４４が、最終的にテープに公称の容量分のデータを書き込めるかという観点からバックヒッチレス書込みを行うかどうか判定する。 - 特許庁 - When 10 flow rate data are stored in the instantaneous flow rate buffer 21, the 10 flow rate data stored in the instantaneous flow rate buffer 21, the value of the gas use quantity 33 in the acquisition of the tenth instantaneous flow rate, and the measurement time 35 of the first flow rate are transmitted to an external communication device 2.
そして、瞬時流量バッファ２１に１０個の流量データが記憶された時点で、瞬時流量バッファ２１内に記憶した１０個の瞬時流量のデータと、１０個目の瞬時流量を取得した時点におけるガス使用量３３の値、および第１流量の測定時刻３５を外部の通信装置２へ送信する。 - 特許庁 - The receiving unit 200 is provided with a header extractor and an identifier extractor which acquire information regarding the order of the received packets, and a write address generator which generates a write address reflecting the order so that the data of the packets are arranged in the order in a receive buffer 204 when the data of the packets are stored in the receive buffer 204.
受信ユニット２００は、受信したパケットの順序に関する情報を取得するヘッダ抽出部及び識別子抽出部と、パケットのデータを受信バッファ２０４に格納する際に、パケットのデータが受信バッファ２０４において順序通りに配列するように、順序を反映した書込みアドレスを生成する書込みアドレス生成部とを備える。 - 特許庁 - Image data accumulated in a buffer 22b of a CPU 22 is decoded in a pause period while being intermittently sent to an image memory 24 via a digital bus 28, whereby image data sent from a camera 12 can be accumulated in the buffer 22b of the CPU 22 and decoded at the same time and the time required to receive and decode images from the camera 12 can be reduced.
ＣＰＵ２２のバッファ２２ｂに蓄積した画像データをデジタルバス２８を介して間欠的に画像用メモリ２４へ送る休止時間にデコードを行うことで、カメラ１２から送られる画像データのＣＰＵ２２のバッファ２２ｂへの蓄積と、デコードとを同時に行うことが可能となり、カメラ１２からの画像の取り込みとデコードとの時間を短くすることができる。 - 特許庁 - Sales information received from the POS terminal 30 by a receiving circuit 13 is stored in a receiving buffer 14, the best-selling items sales information sorted by a data control circuit 15 is stored in a display data buffer 16, and the best selling items sales information is displayed on a display 18 at a prescribed timing through a display circuit 17 on the basis of setting of a parameter file 12.
受信回路１３でＰＯＳターミナル３０から受信した売上情報を、受信バッファ１４に格納し、データ制御回路１５によりソーティングした売上ベスト情報を表示データバッファ１６に格納し、パラメータファイル１２の設定に基づいて表示回路１７を介して所定タイミングでディスプレイ１８に表示する。 - 特許庁 - A visual buffer MPEG decoder has a plurality of buffers (30, 50) that store coded video data denoting an image of respective video programs transmitted through a plurality of video channels, and the one buffer stores coded video data sufficiently to prevent an underflow state after switching to decode the program sent through the one video channel.
複数のビデオ・チャネル上で搬送されるそれぞれのビデオ・プログラムの画像を表す符号化ビデオ・データを格納する複数のバッファ（３０、５０）を有し、一個のビデオ・チャネルに対応する一個のバッファは、一個のビデオ・チャネル上で搬送されるプログラムを復号するためのスイッチング後のアンダー・フロー状態を防ぐのに十分な符号化ビデオ・データを格納する。 - 特許庁 - A line thermal printer 1 acquires an amount of data of the printing data for every one line according to the printing method with a line thermal head 8 which is developed to a printing buffer 9 as an effective transmission rate from the printing data received per unit time from the host computer 30 (processes ST3, ST4).
ラインサーマルプリンタ１は、ホストコンピュータ３０から単位時間当たりに受信した印刷データから印刷バッファ９に展開されるラインサーマルヘッド８による印刷形式に従った１ライン分毎の印刷データのデータ量を実効転送レートとして取得する（工程ＳＴ３、ＳＴ４）。 - 特許庁 - To increase time for a user to select data after exchanging disks without increasing a buffer capacity when copying the data on two or more optical disks to one of optical disks through a buffering means without temporarily saving the data in an external recording means.
複数の光ディスクのデータを外部記録手段に一時保存せずバッファリング手段を介して、１枚の光ディスクへコピーする場合において、ディスク交換後にユーザーに与えられるデータ選択可能な時間を、バッファ容量を増加させずに、ユーザーに与えるデータ選択時間を増やすことを課題とする。 - 特許庁 - This image decoder is shown in the figure, where an input buffer 2 that stores coded image data, plural decoding means that decode the image data, a control means that controls each decoding means, and a decode memory 5 that stores the image data decoded by each decoding means are provided.
符号化された画像データを保持する入力バッファと、前記画像データを復号する複数の復号化手段と、各復号化手段を制御する制御手段と、前記復号化手段で復号された画像データを保持するデコードメモリとを備えた画像復号化装置及が示されている。 - 特許庁 - To enhance the reliability as a device that interruption of data is not generated even in the writing and the connecting of data and that data having higher quality are made to be regularly reproduced almost compatible with each other in a reproducer which is provided with a buffer memory and has a shock-proof function.
バッファメモリを備えてショックプルーフ機能を有する再生装置において、データの書き繋ぎについてもその途切れが無いようにすることと、より高品質なデータが定常的に再生されるようにすることを、ほぼ両立させ、機器としての信頼性を向上させる。 - 特許庁 - Then, by receiving a screen refresh command from the external controller 40, rewrite processing of pixel data is performed based on the display data stored in the buffer memory 32, without interposition of a vertical synchronous signal V_sync in data transmission to and from the external controller 40, under driving of a driver IC 3.
そして、外部コントローラ４０から画面リフレッシュコマンドを受けることで、ドライバＩＣ３による駆動の下に、外部コントローラ４０との間におけるデータ伝送に垂直同期信号Ｖ_syncが介在しなくても、バッファメモリ３２に格納した表示データを基に画素データの書き換え処理を行う。 - 特許庁 - To realize data reproduction with fidelity by reliably avoiding the overflow and underflow of a jitter buffer in data communication conducted by storing data other than voice to a voice packet in a voice communication system for transmitting/receiving the voice packet via an IP network to carry out a speech.
ＩＰ網を介して音声パケットを送受して通話を行う音声通信システムにおいて、音声以外のデータを音声パケットに格納してデータ通信を行うにあたり、ジッタバッファでのオーバーフロー及びアンダーフローを確実に回避してデータの忠実な再生を可能にする。 - 特許庁 - A CRC provision section 10 executes arithmetic operation to generate a CRC bit at every time coding object data are received and stores data in (K-1) bits less than that of a constraint length K of a convolution code from a head of coding object data by one bit to a buffer 12.
ＣＲＣ付与部１０は、符号化対象データが入力する毎にＣＲＣビット作成のための演算を実行すると共に、符号化対象データの先頭から畳み込み符号の拘束長Ｋより１ビット少ない（Ｋ−１）ビットのデータをバッファ１２に記憶する。 - 特許庁 - A data buffer 3 receives a data input signal when the writing instruction signal WE is received, and drives the corresponding one of the bit lines BL and amplifies a minute reading signal transmitted to one of the bit lines BL to output a data output signal when the reading instruction signal RE is received.
データバッファ３は、書き込み指示信号ＷＥを受けたときにデータ入力信号を受け、それぞれ対応するビット線ＢＬを駆動するとともに、読み出し指示信号ＲＥを受けたときにビット線ＢＬに伝達される微小な読み出し信号を増幅してデータ出力信号を出力する。 - 特許庁 - A picture start code detection part 131 detects an input timing of leading data of a picture from a TS packet inputted to a buffer 11, and a counter 132 outputs a timing signal when leading data of the picture are inputted 30 times, whereby an input timing of one-second data is detected.
ピクチャスタートコード検出部１３１は、バッファ１１に入力されるＴＳパケットからピクチャの先頭データの入力タイミングを検出し、カウンタ１３２は、ピクチャの先頭データが３０回入力された時点でタイミング信号を出力し、これにより１秒分のデータの入力タイミングが検出される。 - 特許庁 - This recording and reproducing device is configured so as to buffer music data stored in a HDD 5 into a memory 2, and read out the data by using signals RD1 to RDn which are transferred from DMAC 61 to FIFO buffers 63, 73, 83, 93 for distributing the music data to each of a room 1 to a room n and are synchronized.
ＨＤＤ５に蓄積されている曲データはメモリ２にバッファリングされ、ＤＭＡＣ６１によりルーム１〜ルームｎの各部屋に曲データを配信するためのＦＩＦＯバッファ６３，７３，…，９３に転送されて同期した信号ＲＤ１〜ＲＤｎにより読み出される。 - 特許庁 - In an image processing process DP, image processing is applied to image pickup data DT1 based on a command to be input from the CIF1, and result data DT3 configured of information beneficial for the control of a robot are generated, stored in a result data buffer DB3, and output to the CIF1.
画像処理プロセスＤＰはＣＩＦ１から入力される指令に基づいて撮像データＤＴ１を画像処理し、ロボットの制御に有益な情報からなる結果データＤＴ３を生成してこれを結果データバッファＤＢ３に保存し、またＣＩＦ１に出力可能にする。 - 特許庁 - A data processing system (1) includes a data processing unit (2), a first conversion table (17) having conversion information corresponding to a specified format and a predetermined format, a second conversion table (18) having inverse conversion information, and a frame buffer (11) into which the image data on which pixel calculation has been performed is rendered.
データ処理システム（１）は、データ処理ユニット（２）と、指定フォーマットと既定フォーマットに対応する変換情報を有する第１変換テーブル（１７）と、逆変換情報を有する第２変換テーブル（１８）と、画素演算された画像データが描画されるフレームバッファ（１１）と、を有する。 - 特許庁 - When recording data is supplied from a host PC 110, the recording data is supplied to a laser driver 19 through a buffer memory 36, an encoder 17, and a strategy circuit 18, and an optical disk D is irradiated with laser light in accordance with the recording data to record information.
ホストＰＣ１１０から記録データが供給された場合、その記録データがバッファメモリ３６、エンコーダ１７、ストラテジ回路１８を介してレーザドライバ１９に供給され、記録データに応じたレーザ光の照射が光ディスクＤに対して実施されて情報記録が行われる。 - 特許庁 - When it is detected that the data of a magnetic disk device 11 of a system 10 to be backed-up are changed, the data are read by a memory (buffer) 112, and when the activity ratio of an LAN 101 is a previously decided value or less, the data are transmitted from the memory through the LAN 101 to a backup system 20.
バックアップ対象システム１０の磁気ディスク装置１１のデータに変更があったことを検知すると、当該データをメモリ（バッファ）１１２に読み込み、ＬＡＮ１０１の使用率が既定値以下の場合にメモリ内からＬＡＮ１０１経由でバックアップシステム２０に送出する。 - 特許庁 - An FF circuit 2 synchronizes the timing of received data, a selector circuit 3 adjusts phase, an inverter circuit 4 inverts a signal when splitting the received data into two signals, and an output buffer 5 outputs the two data which are adjusted and split as a differential signal.
ＦＦ回路２で受け取ったデータのタイミングの同期をとり、セレクタ回路３で位相を調整し、インバータ回路４で受け取ったデータを２つの信号に分割する時に信号を反転させ、出力バッファ５で調整および分割された２つのデータを差動信号として出力する。 - 特許庁 - To provide 5 clock generating circuit which can generate a clock enabling accurate delivery of data even if the phase of an input clock is not stable in a semiconductor integrated circuit for communication having a buffer for fetching input data, based on an input clock, and outputting the data.
入力クロックに基づいて入力データを取り込んで出力するバッファを有する通信用半導体集積回路において、入力クロックの位相が安定していない場合においても正確なデータの受渡しを可能にするクロックを生成可能なクロック生成回路を提供する。 - 特許庁 - The central processing unit extracts, according to the number of split screens and the resolution of each split screen, video data which is different but continuous according to the resolution of each split screen from the video data buffer device, and stores the extracted continuous video data to continuous memory addresses of the video memory.
中央処理装置は、分割画面の数と、各分割画面の解像度に従って、前記ビデオデータバッファー装置から、各分割画面の解像度に応じる、異なるが連続するビデオデータを引き出し、前記ビデオメモリーの連続するメモリーアドレスに、引き出された連続するビデオデータを格納する。 - 特許庁 - Or, a buffer conductive film may be formed in the same layer as data lines 62, 66, 68 or pixel electrode 82 above a semiconductor layer 40 between adjacent data lines 62 in order to prevent a leak current generating from the semiconductor layer 40 between adjacent data lines.
また、互いに隣接するデータ線の間の半導体層４０で発生する漏れ電流を遮断するために、互いに隣接するデータ線６２の間の半導体層４０の上部にデータ配線６２，６６，６８または画素電極８２と同一の層にバッファー導電膜を形成することができる。 - 特許庁 - When the sample data of the buffer are outputted to the outside, the sample data before one sampling period and those of the current sampling period are read and outputted when the node, where the sample data of the channel are put on the packet, exists upstream and downstream, respectively.
バッファのサンプルデータを外部に出力するときには、そのｃｈのサンプルデータをパケットに乗せたノードが、自ノードより上流にある場合は１サンプリング周期前のサンプルデータを読み出して出力し、自ノードより下流にある場合は現サンプリング周期のサンプルデータを読み出して出力する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
