「data buffer」を含む例文一覧(6933)
＜前へ 1 2 .... 103 104 105 106 107 108 109 110 111 .... 138 139 次へ＞- The semiconductor memory device comprises: a memory cell array; a writing data buffer to which writing data is input by a prescribed unit; a program cell counter which counts the number of pieces of data to be programmed to the memory cell array among the writing data; and a program voltage generation circuit which differentiates the program voltage to be applied to the memory cell array depending on the number of pieces of data to be programmed.
本発明に係る半導体メモリ装置は、メモリセルアレイと、書き込みデータが所定単位で入力される書き込みデータバッファと、前記書き込みデータのうちの前記メモリセルアレイにプログラムされるデータの数を数えるプログラムセルカウンタと、前記プログラムされるデータの数によって、前記メモリセルアレイに印加するプログラム電圧を異にするプログラム電圧発生回路とを含む。 - 特許庁 - A data relay device 10 provided a plurality of communication ports which transmits and receives packet data includes a memory 310 which stores packet data; and a memory control part 300 which secures, based on a delay time required before an answer to packet data is received after the plurality of communication ports transmits the packet data, a buffer area having a larger size for the communication port with a larger delay time.
パケットデータを送受信する複数の通信ポートを備えるデータ中継装置１０であって、パケットデータを格納するメモリ３１０と、複数の通信ポートがパケットデータを送信してから当該パケットデータに対する応答を受信するまでに要する遅延時間に基づいて、遅延時間が大きい通信ポートほど大きいサイズのバッファ領域を確保するメモリ制御部３００を備えた。 - 特許庁 - A display image data creation operation processing unit 0703 processes an image data inputted from an image input device 0701 using a parameter set which is either inputted from an authoring input device 1202 by an authoring control processor 1205 or read from an automatic operation data of an automatic operation data buffer 1208 and creates image data and displays the image on a display device 0704.
表示画像データ作成処理部０７０３は画像入力装置０７０１から入力した画像データをオーサリング制御処理部１２０５がオーサリング操作入力装置１２０２から入力したまたは自動操作データバッファ１２０８の自動操作データから読出したパラメータセットを用いて処理して表示画像データを作成してディスプレイ装置０７０４にて該画像を表示する。 - 特許庁 - A DTS generator 17 generates decoding time stamp information indicating the read timing of compressed data in an input buffer 22a on the decoding side in accordance with the predictive encoding data volume of each channel, and a formatting circuit 19 formats user data which includes a packet header including decoding time stamp information and compressed data into a packet and this formatted data is transmitted via a communication line.
ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化し、そのフォーマット化されたデータを通信回線を介して伝送する。 - 特許庁 - Data are temporarily stored in a buffer 1 by a data read/write request from/to a magnetic DISK drive 3, an address management table 5 holds the address of data needing differential backup on the magnetic DISK drive, the data are acquired on the basis of the address to undergo differential backup, and a differential backup controlling part 4 writes the data and its address information to a magnetic tape device 6.
磁気ＤＩＳＫ装置３に対するデータの読み込み／書き込み要求に対してバッファ１にデータを一時的に蓄え、差分バックアップの必要なデータの磁気ＤＩＳＫ装置上のアドレスをアドレス管理テーブル５が保持し、差分バックアップをするアドレスを基にデータを取得し、差分バックアップ制御部４が磁気テープ装置６にデータとそのアドレス情報を書き込む。 - 特許庁 - When transferring data received from one network to another in an on-vehicle gateway apparatus, a buffer means for storing the received data comprises a first storage region for storing the received data in an order corresponding to the priority of an identifier (ID) attached to the data, and a second storage region for storing the received data in the order of reception.
車載ゲートウェイ装置において、一のネットワークから受信したデータを他のネットワークに転送する際に、該受信したデータを格納するバッファ手段は、受信したデータを、該データに付された識別子（ＩＤ）の優先度に応じた順序で格納する第１の記憶領域と、前記受信したデータを、受信した順序で格納する第２の記憶領域とから構成される。 - 特許庁 - The figure drawing device comprises a vertex shader 300 to perform processing of vertex data, a viewport clipping circuit 301, a setup circuit 302, a rasterizer 303, a texture memory 305 to store texture data, a frame buffer 306 to store pixel data, and a multithread shader 304 to generate pixel threads of a pixel unit by accessing the pixel data and the texture data, to perform parallel processing.
図形描画装置は、頂点データを処理する頂点シェーダ３００と、ビューポートクリッピング回路３０１と、セットアップ回路３０２と、ラスタライザ３０３と、テクスチャデータを保存するテクスチャメモリ３０５と、ピクセルデータを保存するフレームバッファ３０６と、ピクセルデータとテクスチャデータにアクセスしてピクセル単位のピクセルスレッドを生成して並列処理するマルチスレッドシェーダ３０４とを備えている。 - 特許庁 - The method includes steps of: decoding data of an HARQ procedure corresponding to a current TTI (Transmission Time Interval) ; delivering the data to an upper layer reordering entity and reporting an ACK (positive acknowledgement) corresponding to the data when the data are successfully decoded; and assuming data stored in a first soft buffer corresponding to the current TTI as decoded successfully.
方法は、現ＴＴＩ（送信時間間隔）に対応するＨＡＲＱプロシージャのデータを復号する段階と、データが正常に復号された場合、データを上位層プロトコルエンティティーに送信し、データに対応するＡＣＫ（肯定応答）を返信する段階と、現ＴＴＩに対応する第一ソフトバッファに保存されるデータを、正常に復号されたものとみなす段階とを含む。 - 特許庁 - The speech voice data stored in the buffer include remote echo components at a point of time when the received voice volume measurement comparison section detects a transmission speech from the speech opposite party to the interphone slave unit, and a data switching section 248 transmits silence data stored in a silence data storage section 246 to the speech opposite party in place of the speech voice data including the remote echo components.
受話音量計測比較部で通話相手からインターホン子機への送話が検出された時点においてバッファに格納されている通話音声データには、遠端エコー成分が含まれており、データ切り換え部２４８は、遠端エコー成分が含まれている通話音声データの代わりに、無音データ格納部２４６に格納されている無音データを通話相手に送信する。 - 特許庁 - An output control circuit 21 converts a matching error data pattern to the corresponding normal data pattern by comparing sent-out data inputted to a buffer 18 with error pattern data in the pattern memory 17 by a pattern check circuit 19 and sends them from a data output signal line 25, and also sends a control signal indicating that from a control signal line 26 at the same time.
出力制御回路２１は、パターンチェック回路１９によるバッファ１８に入力された送出データとパターンメモリ１７内のエラーデータパターンとの比較により、一致したエラーデータパターンを、対応した正常データパターンに変換してデータ出力信号線２５から送出すると共にその旨を表す制御信号も同時に制御信号線２６から送出する。 - 特許庁 - A printer controller stores the page image data used for printing in the memory buffer, manages the memory buffer while printing, decides a range of performing the error recovery based on the sheet route length established by a sheet recharging work after the error recovery when an error occurs, and automatically performs.
プリンタ制御装置は印刷を行いながら、印刷に使用したページイメージデータをメモリバッファに保存して管理し、エラーが発生した時はエラー回復後に用紙再装填作業によって確定された用紙経路長に基づいてエラーリカバリーを行う範囲を決定し、自動的に実行するようにする。 - 特許庁 - A rendering order control 101 reads out sprites stored in a sprite attribute table (SAT) 100 in order of storage into the SAT 100, and writes image data of the sprites to a line buffer 102 and writes a read sprite display priority order (DEPTH) to a depth buffer 103.
描画順位制御１０１は、ＳＡＴ（スプライト属性テーブル）１００に格納されたスプライトを、ＳＡＴ１００に格納された順に読み出して、スプライトの画像データをラインバッファ１０２に書き込むとともに、読み出したスプライト表示優先順位（DEPTH）をデプスバッファ１０３に書き込む。 - 特許庁 - A CPU 1 and an arithmetic circuit 23 are connected by an address bus 3, the CPU 1 and an output buffer 22 are connected by a data bus 4, and a read command signal from the CPU 1 is supplied to the output buffer 22 via a command bus 3 and a decoder 21.
ＣＰＵ１と演算回路２３との間がアドレスバス３により接続されており、ＣＰＵ１と出力バッファ２２との間がデータバス４により接続されており、ＣＰＵ１からのリードコマンド信号がコマンドバス３およびデコーダ２１を介して出力バッファ２２に供給される。 - 特許庁 - To provide a disc device capable of improving the hit efficiency in a cache buffer to a read request from a host device by looking only estimated data ahead and storing them in the cache buffer even in the receipt of a skip read request from the host device, and a cache control method for this device.
ホストからのスキップ読出し要求があっても、予想されるデータのみを先読みしてキャッシュバッファに蓄えることで、ホスト装置からのリード要求に対するキャッシュバッファでのヒット効率を向上させるディスク装置及び同装置のキャッシュ制御方法を提供することにある。 - 特許庁 - The PO arithmetic circuit 107 reads a PO code stored in a buffer 108 already, sets a syndrome arithmetic formula for calculating the PO code from the PO code, input sector data and a PI code, calculates a PO code of each column, and writes it back in the buffer 108.
ＰＯ演算回路１０７は、既にバッファ１０８に格納されているＰＯ符号を読み出し、このＰＯ符号と、入力されたセクタデータおよびＰＩ符号から、ＰＯ符号を算出するためのシンドローム演算式を設定し、各列のＰＯ符号を算出して、バッファ１０８に書き戻す。 - 特許庁 - In the simulation, a given time Δt is divided by N in which (leak rate of main buffer/system clock frequency)×N (N: integer) is an integer, and the remainder R is carried over to a next operation, so that a present leak data amount of a main buffer is integer-calculated based on the quotient composed of an integer.
シミュレーションでは、（メインバッファのリークレート／システムクロック周波数）×Ｎ（Ｎは整数）が整数となるＮで、所定時間Δｔを除算した余りＲを次回の演算に持ちこすことで、整数からなる商に基づき現在のメインバッファのリークデータ量を整数演算する。 - 特許庁 - When the speed and/or acceleration of a vehicle is measured or when the acceleration is detected by outputting data thereof, an information processing section selects a proper window size and a proper buffer size corresponding to variation in speed and/or acceleration out of a plurality of window sizes and/or a plurality of buffer sizes.
車両の速度および／または加速度を計測、またはそのデータを出力して、加速度を検知した段階において、情報処理部が複数のウィンドウサイズおよび／または複数のバッファサイズから、速度および／または加速度の変化に応じた適切なウィンドウサイズ、バッファサイズを選択する。 - 特許庁 - When the packet buffer unit 303 determines that the packet buffered by the packet buffer unit 303 is a multicast packet, a DTIM (Delivery Traffic Indication Message) beacon generation unit 305 generates a DTIM beacon in which multicast notification data indicating that the multicast packet is buffered, is set.
ＤＴＩＭビーコン生成部３０５は、パケットバッファ部３０３によってバッファリングされたパケットがマルチキャストパケットであるとパケットバッファ部３０３によって判定された場合に、マルチキャストパケットがバッファリングされていることを示すマルチキャスト通知データを設定したＤＴＩＭビーコンを生成する。 - 特許庁 - The control of the encoding bit rate controls client buffer time so that the client buffer does not underflow by dynamically controlling the encoding bit rate, and simultaneously maintains an average encoding bit rate to be close to an average transmitting bit rate in the network (thus a quality of data reproduction is maximized).
この符号化ビットレートの制御は、符号化ビットレートを動的に調整して、クライアントバッファがアンダーフローしないようにクライアントバッファ時間を制御し、同時に、平均符号化ビットレートをネットワークの平均送信ビットレートに近く維持する（したがってデータ再生の品質を最大に高める）。 - 特許庁 - The data receiver 100 includes a MAC receiver 101, a MAC/De-Framer 102, a TCP(UDP)/IP/De-Framer 104, a checksum calculator 110, a delimiter checker 113, an address generator 115, a reception packet buffer 117 and a reception buffer 118.
データ受信装置１００は、ＭＡＣ受信装置１０１と、ＭＡＣ／Ｄｅ−Ｆｒａｍｅｒ１０２と、ＴＣＰ（ＵＤＰ）／ＩＰ／Ｄｅ−Ｆｒａｍｅｒ１０４と、チェックサム算出装置１１０と、デリミタチェッカ１１３と、アドレス生成装置１１５と、受信パケットバッファ１１７と、受信バッファ１１８とを備える。 - 特許庁 - During the foregoing process, an aberration calculation portion 22 calculates an absolute value of the aberration of the chromatic aberration of magnification of each pixel in the image data R, B of the buffer 21, and a region determining portion 23 compares the absolute value of the aberration with a threshold value TH of the maximum aberration which is corrected by the buffer 21 at one time.
その時、収差量算出部２２は、バッファ２１のＲ，Ｂの画像データの各画素の倍率色収差の収差量の絶対値を算出し、領域決定部２３はバッファ２１により１回で補正可能な最大収差量の閾値ＴＨと比較する。 - 特許庁 - The rendering order control 101 then compares the display priority of a sprite read from the SAT 100 and the display priority order stored in the depth buffer 103 and, only if reading out a sprite of higher display priority, overwrites the image data in the line buffer 102.
そして、描画順位制御１０１は、ＳＡＴ１００から読み出したスプライトの表示優先順位とデプスバッファ１０３に格納された表示優先順位とを比較し、表示優先順位がより高いスプライトを読み出した場合にのみ、ラインバッファ１０２の画像データを上書きする。 - 特許庁 - When the buffer 4 receives the data and the address, it generates a bus request for acquiring a right for the bus to a CPU 21 for the standby system, and when the right for the bus is acquired, the bus 15 and the bus 25 are connected by a conflict control switch 23 for the standby system, a content of a buffer 4 is written in a memory 22.
バッファ４は、データおよびアドレスを受信すると予備系ＣＰＵ２１に対してバス権獲得のためのバスリクエストを出し、バス権を獲得すると予備系競合制御スイッチ２３によってバス１５とバス２５が接続され、バッファ４の内容がメモリ２２に書き込まれる。 - 特許庁 - To improve performance of a disk unit by automatically securing a large continuous empty region in a cache buffer and eliminating a standby for data writing due to a small empty region, in regard to a cache controller of the disk unit provided with the cache buffer.
本発明は、キャッシュバッファを設けたディスク装置のキャッシュ制御装置に関し、キャッシュバッファ中にサイズの大きな連続した空領域を予め自動的に確保し、空領域のサイズが小さいことによるデータライトのための待機をなくし、ディスク装置の性能向上を図ることを目的とする。 - 特許庁 - To provide a broadband broadcast correspondent receiver capable of outputting received TS data to a DEMUX AV decoder unit so as to satisfy the limitation of an audio buffer amount and a video buffer amount in the DEMUX AV decoder unit.
この発明は、ＤＥＭＵＸ・ＡＶデコーダユニット内のオーディオバッファ量およびビデオバッファ量の制限を満たすように、受信したＴＳデータをＤＥＭＵＸ・ＡＶデコーダユニットに出力することが可能となるブロードバンド放送対応受信機を提供することを目的とする。 - 特許庁 - When a unique word(UW) detection circuit 14 detects a unique word from the received data, a storage address of the reception buffer 12 at a point of time of the detection is stored together with a received signal strength indicator RSSI level denoting the reception level at the detection of the unique word stored in an address/RSSI buffer 16.
受信データ中からＵＷ検出回路１４によってユニークワードが検出されると、検出時点での受信バッファ１２の格納アドレスがアドレス／ＲＳＳＩバッファ１６に記憶されるユニークワード検出時点での受信レベルを表すＲＳＳＩレベルも記憶される。 - 特許庁 - According to a field correlation determination flag A, a frame/field selection part 107 selects frame image data of the first buffer 103 when there is the field correlation, meanwhile selects a field image of the second buffer 105 and outputs the field image to an encoding part 108 when there is no field correlation.
フレーム／フィールド選択部１０７はフィールド間相関判定フラグに従って、フィールド間相関ありの場合、第１のバッファ１０３のフレーム画像データを選択する一方、フィールド間相関なしの場合、第２のバッファ１０５のフィールド画像を選択して符号化部１０８へ出力する。 - 特許庁 - The packet data switch 20 temporarily stores a packet to a common share buffer memory, links storage positions of the buffer including a packet of the same destination to generate a retrieval sequence and transmits the packets from an optional input port 21 to a designated output port 23 in the same sequence as that at the reception.
パケットデータスイッチは一時的にパケットを共有バッファメモリに記憶し、同一のあて先のパケットを含むバッファの記憶位置をリンクして検索用シーケンスを形成し、パケットを任意の入力ポートから指示された出力ポートに受信時と同一の順序で送信する。 - 特許庁 - A buffer management section 14 manages the sizes of the areas in the storage section 15 so that the areas have a ring-like list structure every block, and changes the list structure based on a buffer reconstruction determination condition, thereby dynamically changing the sizes of the areas during input/output of the stream data.
バッファ管理部１４は、記憶部１５における領域のサイズに関し、ブロック単位にリング状のリスト構造となるように領域を管理し、バッファ再構築判定条件を元にリスト構造を変更することでストリームデータの入出力中に領域のサイズの変更を動的に行う。 - 特許庁 - The image data transferred to the input buffer memory 41 are input to a memory 42 for image rotation according to a write address generated by a write address generation means 44, then output according to a read address generated by a read address generation means 45 and supplied to an output buffer memory 46.
入力バッファメモリ４１に転送された画像データはライトアドレス生成手段４４が生成するライトアドレスに従って画像回転用メモリ４２に入力された後、リードアドレス生成手段４５によって生成されるリードアドレスに従って出力され、出力バッファメモリ４６に供給される。 - 特許庁 - A buffer circuit of a CMOS configuration is connected between an output node N2 of a flip-flop circuit of a CMOS configuration and a 2nd bit line BL_R for reading data, and also a pair of control nodes N5, N6 of the buffer circuit is connected to a pair of word lines WL, /WL, respectively.
ＣＭＯＳ構成のフリップフロップ回路の出力節点Ｎ２とデータ読み出し用の第２ビット線ＢＬ＿Ｒとの間にＣＭＯＳ構成のバッファ回路を接続するとともに、バッファ回路の一対の制御節点Ｎ５，Ｎ６を一対のワード線ＷＬ，／ＷＬにそれぞれ接続する。 - 特許庁 - Along with that, an interface card 132 or 142 provided with a page memory for image storage and a buffer memory for image transmission, etc., is mounted to the interface part of the faster device and image data are written or read to the buffer memory by an operation clock sent from the slower device.
それと共に、速いほうの装置のインタフェース部には、画像蓄積用のページメモリと画像伝送用のバッファメモリ等を備えたインタフェースカード１３２又は１４２を装着し、遅いほうの装置から送られてくる動作クロックによりバッファメモリに画像データを書き込み或いは読み出しを行う。 - 特許庁 - In a node related with control system operators f3 to f5, condition decision such as comparison is applied to data acquired from the first buffer ID 105 and the second buffer ID 106, and either a first connection destination node No103 or a second connection destination node No104 is selected as the next processing node.
ｆ３〜ｆ５の制御系演算子に係るノードでは、第一バッファＩＤ１０５と第二バッファＩＤ１０６から得たデータを比較等の条件判定を行ない、次処理ノードとして第一連結先ノードＮｏ１０３あるいは第二連結先ノードＮｏ１０４を選択する。 - 特許庁 - This solves the problem that the data written in a conventional MFIS transistor vanishes within a day or a little longer mainly because large leakage current from the buffer layer and the ferroelectric prevents electric polarization of the ferroelectric from controlling electric conduction between the source drains of transistors in which electric charges are accumulated around an interface between the ferroelectric and the buffer layer so that they shield electric polarization stored in the ferroelectric.
本願発明においては、絶縁体バッファ層２をHfO_2+uあるいはHf_1-xAl_2xO_2+x+yで構成することにより、絶縁体バッファ層２と強誘電体３の両方のリーク電流を低く押さえることができ、データ保持時間が真に充分長いメモリトランジスタが実現する。 - 特許庁 - To avoid the following problem; when intermittent recording is carried out using buffer memory in a video voice recorder, recording is disabled due to external vibrations to the recorder or the buffer overflows, the recorded data are discontinued in time, to be incompletely reproduced.
映像音声記録装置において、バッファメモリを用いて間欠的に記録する場合、外部から装置への振動などにより記録が不可能な状態になり、バッファがオーバーフローし、記録するデータが時間的に不連続で、不完全な再生しかできないデータになることを、回避する。 - 特許庁 - This electronic camera is provided with a buffer memory 7, in which image data arte temporarily held, and a detector 16 for detecting the remaining capacity of a battery 8 for supplying a power to the buffer memory 7.
画像データが一時的に保持されるバッファメモリ７と、バッファメモリ７に電力を供給する電池８の残容量を検出する検出部１６とを備え、検出部１６により検出された残容量に基づいて、バッファメモリ７に保持された画像データの保持可能時間をＣＰＵ１０により算出する。 - 特許庁 - Concerning this packet multiplexer, variable length packets inputted from (n) pieces of input channels are temporarily stored in input buffer parts 2-n for each input channel and the variable length packets stored in these input buffer parts 2-n are sequentially outputted while transformed into fixed length frame data.
ｎ個の入力チャンネルより入力された可変長パケットを入力チャンネル毎に入力バッファ部２−ｎに一時記憶し、この入力バッファ部２−ｎに記憶された可変長パケットを多重化部１において固定長のフレームデータに変換して順次出力する。 - 特許庁 - A DMAC 13 monitors the address from the output circuit 12 in a fixed interval, and when the leading address of a memory region #2 of an input buffer 14 is reached, the DMAC 13 controls a bus arbiter 15 to start to write new data from the top of a memory region #1 of the input buffer 14.
ＤＭＡＣ１３は出力回路１２からのアドレスを一定間隔で監視しており、これが入力バッファ１４のメモリ領域＃２の先頭のアドレスに達したときは、ＤＭＡＣ１３がバスアービタ１５を制御して入力バッファ１４のメモリ領域＃１の先頭から新規データを書き込み始める。 - 特許庁 - Thus, the address outputted to the memory controller 200 and the address outputted from the memory controller 200 to the buffer memory 400 are monitored so that it is possible to detect the error of the address in the memory interface bus without incorporating any address in the data stored in the buffer memory 400.
このように、メモリコントローラ２００に出力されるアドレスと、メモリコントローラ２００からバッファメモリ４００に出力されるアドレスとを監視することにより、バッファメモリ４００に格納されるデータ中にアドレスを組み込まなくても、メモリインタフェースバスでのアドレスのエラーを検出できる。 - 特許庁 - In the buffer cache management method for managing data transfer between a non-volatile memory 1 and a buffer cache 8 prepared in a random access memory 2 by an operating system, flashing operation for reflecting update contents on a secondary recording medium in the cache 8 is executed in each user's writing operation.
不揮発性メモリ１とランダムアクセスメモリ２上に用意されたバッファキャッシュ８との間のデータ転送をオペレーティングシステムで管理するバッファキャッシュ管理方法において、バッファキャッシュ８の二次記録媒体への更新内容を反映するフラッシュ動作をユーザの書き込み動作ごとに行う。 - 特許庁 - The packet transfer unit is provided with a mean storage amount calculation section 8 that calculates a temporal mean storage amount of a buffer 2 when the storage amount in the buffer 2 is not zero and with an attenuation calculation section 10 that starts calculation of an attenuation to update the temporal mean storage amount within an idle time after the storage amount of the buffer 2 is zero until first packet data arrive.
バッファ２の蓄積量がゼロでないときのバッファ２の時間平均蓄積量を計算する平均蓄積量計算部８と、前記バッファ２の蓄積量がゼロになってから最初のパケットデータが到着するまでのアイドル時間内に、前記時間平均蓄積量を更新するための減衰値の計算を開始する減衰値計算部１０とをそなえるように構成する。 - 特許庁 - This measuring instrument is provided with a communication means having communications via a network, a memory means storing the firmware operating the measuring instrument, a buffer means temporarily storing communication data, and a control means downloading the firmware of a new version from a server on the network to store it on the buffer means by controlling the communication means then writing the content of the buffer means on the memory means.
測定器において、ネットワークを介して通信を行う通信手段と、測定器を動作させるファームウェアが格納された記憶手段と、通信データを一時記憶するバッファ手段と、信手段を制御してネットワーク上のサーバから新しいバージョンのファームウェアをダウンロードしてバッファ手段に記憶した後バッファ手段の内容を記憶手段に書き込む制御手段とを設ける。 - 特許庁 - The disclosed techniques typically utilize various combinations of: evaluating received data over a specified interval, increasing a recommended buffer delay if the interval delay exceeds a first threshold and decreasing the recommended buffer delay if the interval delay is less than a second threshold, causing the recommended buffer delay to decrease over time until an underflow condition is identified, and/or increasing the recommended buffer delay in response to identifying the underflow condition.
開示の技法は、典型的には、指定された区間上の受信されたデータを評価すること、区間遅延が第１の閾値を超えた場合は推奨バッファ遅延を増加させ、区間遅延が第２の閾値より小さい場合は推奨遅延バッファを減少させること、アンダーフロー状態が識別されるまでの時間にわたり推奨バッファ遅延を減少させること、および／または、アンダーフロー状態の識別に応答して推奨バッファ遅延を減少させることのうちからの様々な組合わせを用いる。 - 特許庁 - A DTS producing unit 17 produces decoding time stamp information showing a timing for reading compressed data in an input buffer 22a on the decoding side according to a predictively encoded data amount of each channel, and a formatting circuit 19 formats a packet header containing the decoding time stamp information and a packet with a user data containing compressed data.
ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁 - The controller has a first data transfer controller 11 which is connected to an external device, a second data transfer controller 12 which is connected to the nonvolatile memory, and a transfer arbiter 13 which controls data transfers to or from the buffer memory responding to transfer requests from the first and the second data transfer controllers.
コントローラは外部装置に接続される第１データ転送制御部（１１）、不揮発性メモリに接続される第２データ転送制御部（１２）、及び第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に応答してバッファメモリとの間のデータ転送を制御する転送調停部（１３）を有する。 - 特許庁 - A decoding time stamp (DTS) creating unit 17 creates decoding time stamp information for indicating timing to read a compression data in an input buffer 22a of a decoding side, according to a prediction coding data amount for each channel, and a formatting circuit 19 formats it into a packet which has a packet header including the decoding time stamp information, and a user data including the compression data.
ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁 - A virtual printer buffer 120 temporarily accumulates the printing data (printing job) sent from a personal computer 20, printing data given by an image reading unit 133 and printing data transmitted from an image memory 132 and applies the predetermined printing setting to the printing job concerned when summarizing two or more printing data and outputting it as one printing job.
仮想プリンタバッファ１２０は、パーソナルコンピュータ２０から送られてきた印刷データ（印刷ジョブ）、画像読取部１３３から与えられた印刷データ及び画像メモリ１３２から転送されてきた印刷データを一時的に蓄積し、２個以上の印刷データをまとめて１個の印刷ジョブとして出力する際に、当該印刷ジョブに所定の印刷設定を適用する。 - 特許庁 - Upon receiving the final data detection signal 40, the monitoring section 22 generates a control signal (not shown) of the number of times of reading individual encoded data not reaching a specified number of transmission times and the data 42 read out from the buffer section 20 is transmitted again depending on the number of times control signal thus equalizing the number of transmission times of data.
送信回数監視部22では最終データ検出信号40の供給時に、所定の回数に送信回数が達していない符号化した個々のデータの読出しおける回数制御信号（図示せず）を生成し、この回数制御信号に応じてバッファ部20から読み出したデータ42を再送してデータの送信回数をすべて同じにする。 - 特許庁 - The decoder 16 is provided with a common buffer for storing received image data at least for an I picture period in order to redistribute the received image data to a plurality of clients having different execution transmission speeds, wherein the received image data are redistributed to each client so as to skip encoded video data older than the received latest I picture basically in sequential reading.
実行伝送速度の異なる複数のクライアントへ再配信を行なうため、受信した画像データを少なくともＩピクチャ周期分格納する共通バッファを備え、各クライアントに対しては、順次読み出しを原則とし、受信した最新Ｉピクチャより古い符号化映像データをスキップする様態で再配信を行なう。 - 特許庁 - Such recording and reproducing apparatus utilizes the HDD as a buffer in a period from recording start indication operation to recording temporary stop indication operation, that is, a data recording period for the DVD, but when a recording temporary stop state is caused by recording temporary stop indication operation, data buffered to the HDD are utilized as reproduced data when data are reproduced by reproduction indication operation.
かかる記録再生装置は、記録開始指示操作から記録一時停止指示操作までの期間、即ち、DVDへのデータ記録期間にはHDDをバッファとして利用するが、記録一時停止指示操作により記録一時停止状態となった場合、再生指示操作によるデータ再生時には、HDDにバッファリングされているデータを再生データとして利用する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
