「data buffer」を含む例文一覧(6933)

＜前へ 1 2 .... 109 110 111 112 113 114 115 116 117 .... 138 139 次へ＞
  • A part for measuring the amount of memory storage 241 measures the amount of image data storage in a data buffer memory 212 provided on a preceding stage of an MPEG 2 decoder part 22 to compare the storage amount with a preset value in order to determine a situation of an IP network or the like.
    ＩＰネットワークなどの状況を判定するために、ＭＰＥＧ２デコーダ部２２の前段に設けられたデータバッファメモリ２１２の画像データの蓄積量を、メモリ蓄積量計測部２４１で計測し、予め設定された値と比較する。 - 特許庁
  • Data quantity in a dual port memory 1 is detected with an address difference detecting part 60 and a buffer capacity monitoring part 61, and the malfunctions of a write address and a read address are detected by comparing the pieces of data quantity with an address control operation comparing part 7.
    デュアルポートメモリ１内のデータ量をアドレス差分検出部６０とバッファ容量監視部６１で検出し、これらのデータ量をアドレス制御動作比較部７で比較することにより書き込みアドレス、読み出しアドレスの誤動作を検出する。 - 特許庁
  • When a break position in a video frame of input 1 is detected from data from a TS/PES parser 1 by a controller 7 on the assumption that a request to switch the input 1 to into 2 is generated, the read of data from a switch buffer 3 is stopped.
    入力１から入力２に切替える要求が発生したとすると、制御装置７はＴＳ／ＰＥＳパーサ１からのデータにより、入力１のビデオフレームの切れ目位置を検出すると、スイッチバッファ３からのデータの読出しを中止する。 - 特許庁
  • When the mail text is selected (S701) and a voice reproducing start key is pressed (S702), the text reading data of the mail text to be sent to a voice synthesizing control part 41 and mail attached data to be reproduced are stored in a buffer part 91 inside a RAM 9.
    メール本文が選択され（Ｓ７０１）、音声再生スタートキーが押下される（Ｓ７０２）と、音声合成制御部４１へ送るためのメール本文のテキスト読み上げデータ、再生するメール添付データをＲＡＭ９内のバッファ部９１に格納する。 - 特許庁
  • In the apparatus, in recording the stream data, a timer generating section 130 generates an SW timer time stamp on the basis of a system clock corrected using PCR received together with the stream data, and a buffer section 140 records the stream to a storage section 200 together with the time stamp.
    ストリームデータの記録時に、タイマ生成部１３０が、ストリームデータとともに受信したＰＣＲを用いて補正したシステムクロックに基づいて、ＳＷタイマタイムスタンプを生成し、これとともに上記ストリームを、バッファ部１４０が記憶部２００に記録する。 - 特許庁
  • The first selector selects the data input without going through the buffer memory and to be stored in the flash memory when the speed of the data to be stored in the flash memory is less than a speed writable in the flash memory.
    前記第１のセレクタは、前記フラッシュメモリに格納されるべきデータの速度が、前記フラッシュメモリへの書き込み可能速度未満である場合には、前記バッファメモリを経由せずに入力された前記フラッシュメモリに格納されるべきデータを選択する。 - 特許庁
  • A demultiplexer 101 receives coded and multiplexed image signals of a plurality of channels, demultiplexes the signals and distributes them as coded data corresponding to each channel, and code buffer memories 102-105 store the distributed coded data corresponding to each channel.
    デマルチプレクサ１０１により符号化して多重された複数チャネルの画像信号を受信して各チャネルに対応する符号化データとして分配し、その分配された各チャネルに対応する符号データを符号バッファメモリ１０２〜１０５に格納する。 - 特許庁
  • However, their data can come from one of two sources: from a block of memory, or from another object which exports the bufferinterface.Buffer objects are useful as a way to expose the data from anotherobject's buffer interface to the Python programmer.
    しかし、バッファオブジェクトのデータは二つのデータソース:何らかのメモリブロックか、バッファインタフェースを公開している別のオブジェクト、のいずれかに由来しています。 バッファオブジェクトは、他のオブジェクトのバッファインタフェースからPython プログラマにデータを公開する方法として便利です。 - Python
  • In this configuration, when inputting the sound waves containing more than a certain amount of the resonant frequency components of the data recorder to the sound input section attached to the recorder, the data compression rate is changed, depending on the remaining capacity in the buffer memory.
    記録装置に取り付けられた音声入力部に、データ記録部の共振周波数成分を一定量以上含む音波が入力される間、バッファメモリの残量に応じて、データの圧縮率を変化させることを特徴とする構成とした。 - 特許庁
  • As a result, the device can make the quantity of correction data which are to be temporarily stored in the correcting small and the device can correct the picture data with simple constitution without using a RAM having a large capacity or the like as a buffer memory.
    これにより、画像データ補正部に一時的に保持すべき補正データ量を少なくすることができ、バッファメモリとして容量の大きなＲＡＭ等を用いることなく簡易な回路構成によって画像データの補正を行うことができる。 - 特許庁
  • When the displayed data has any suspicious point and is determined to be unnecessary, a data erasing switch 49 is operated and a signal is sent to the record analyzer 53 with the operation so that the electric signals temporarily stored in the memory buffer 53a are erased.
    また、表示されたデータに不審な点があり不要と判断した場合には、データ消去スイッチ４９を操作し、その操作に伴って信号が記録解析装置５３に送られ、記憶バッファ５３ａに一時記憶された電気信号は消去される。 - 特許庁
  • A translation lookaside buffer 36 within a data processor servers to translate a virtual address VA to a physical address PV and generate attribute values such that switches 40 and 42 use a data access request between different buses 44 and 46 of processors 18 and 20.
    データプロセッサ内の変換ルックアサイド・バッファ３６は、仮想アドレスＶＡを物理アドレスＰＡに変換し、プロセッサ１８、２０の異なるバス４４、４６間でデータ・アクセス要求をスイッチ４０、４２に使用される属性値を発生するよう動作する。 - 特許庁
  • The sampling rate converter is provided with a buffer (203) which captures input data, a sampling rate converter core (201) for converting the sampling rate of its output data, and a sampling rate conversion control section (202) which can control sampling conversion of the sampling rate converter core.
    入力データを取り込むバッファ（２０３）と、その出力データのサンプリングレートを変換するためのサンプリングレートコンバータコア（２０１）と、上記サンプリングレートコンバータコアにおけるサンプリングレート変換を制御可能なサンプリングレート変換制御部（２０２）とを設ける。 - 特許庁
  • The image encoder 190 receiving the recording request signal reads the synthesis image signal stored in the buffer 180 by choosing the right time when the buffer 180 stores the synthesis image signal, encodes the signal by a moving picture encoding system corresponding to the decoding processing of an image decoder 110, converts the signal into encoded image data and stores the data to a memory 200.
    記録要求信号を受け付けた画像符号化器１９０は、バッファ１８０に合成画像信号が記憶されるのを見計らって、バッファ１８０に記憶される合成画像信号を読み出し、これを画像復号器１１０の復号処理に対応した動画像符号化方式で符号化して符号化画像データに変換し、メモリ２００に記録するようにしたものである。 - 特許庁
  • A wireless feedback information transmission part 25 generates feedback information based upon information which is outputted from a reception intensity monitor part 23 and concerned with rates R_j(n) allocatable to a receiving station 2 and information which is outputted from a receiving buffer data amount monitor part 24 and concerned with receiving buffer data amounts b_j(n), and transmits the feedback information to a transmitting station 1.
    無線フィードバック情報送信部２５は、受信強度監視部２３から出力された、受信局２に割り当て可能なレートＲ_ｊ（ｎ）に関する情報と、受信バッファ内データ量監視部２４から出力された、受信バッファ内データ量ｂ_ｊ（ｎ）に関する情報とに基づいてフィードバック情報を作成し、送信局１へフィードバック情報を送信する。 - 特許庁
  • A real-time computer subsystem includes an operation command data buffer 34, a robot operation module 32 linked to the data buffer 34 for calculating a position required for a mechanical joint of a robot by successively processing operation, and a dynamic control algorithm 38 in software communication with the operation module 32 to repeatedly calculate a required actuator activation signal 50/52 from a robot joint position feedback signal 44/46.
    リアルタイムコンピュータサブシステムは、動作コマンドデータバッファ３４と、動作を順次処理しロボットの機械ジョイントに必要な位置を計算するデータバッファ３４にリンクされたロボット動作モジュール３２と、動作モジュール３２とソフトウェア的に通信する、ロボットのジョイント位置フィードバック信号４４／４６から必要なアクチュエータ活動化信号５０／５２を繰り返し計算する動的な制御アルゴリズム３８とを含む。 - 特許庁
  • When the sub CPU 212 determines that the control command is receivable (S1030: Yes), the sub CPU produces receivable data, or information expressing it (S1040), allows an output buffer 232 to store the receivable data, and constantly transmits them from the output buffer 232 to the main CPU 12 of the main board 100 via a communication line Cc.
    そして、サブＣＰＵ２１２は、制御コマンドを受信可能であると判定した場合には（Ｓ１０３０：Ｙｅｓ）、その旨を表す情報である受信可能データを生成し（Ｓ１０４０）、その受信可能データを、出力バッファ２３２に格納させると共に、出力バッファ２３２から通信線Ｃｃを介して主基板１００のメインＣＰＵ１２へ常時送信する（Ｓ１０５０）。 - 特許庁
  • This data storage device is provided with: a nonvolatile memory 112 whose memory area is physically divided, and whose divided memory areas are respectively prepared with a buffer area for rewriting; and a memory management part 106 for updating the data recorded in each of the divided memories by using the buffer area for rewriting prepared in each of the divided memory areas.
    メモリ領域が物理的に分割され、分割された各メモリ領域内に書き換え用のバッファ領域が設けられた不揮発性メモリ１１２と、分割された各メモリ領域内に設けられた書換え用のバッファ領域を利用して、分割された各メモリ領域に記録されたデータを更新するメモリ管理部１０６と、を備えることを特徴とする、データ記憶装置が提供される。 - 特許庁
  • The telop transmitter 10 is provided with a means for automatically receiving and preserving the mail of various kinds of data, a means for managing the schedule of telop transmission, a means for generating the image data of a telop on the basis of preserved layout information and transferring them to a frame buffer, and a means for synthesizing and outputting external input video signals and telop video signals output from the frame buffer.
    テロップ送出装置１０は、各種データのメールを自動的に受信、保存する手段、テロップ送出のスケジュールを管理する手段、保存されているレイアウト情報に基づいてテロップの画面データを生成してフレームバッファに転送する手段、外部入力映像信号とフレームバッファから出力されるテロップ映像信号とを合成して出力する手段とを備える。 - 特許庁
  • An image correction processing section 132 is characterized in a configuration that an image correction buffer 134 for storing image data by at least M+(N-1) lines is reserved, an address of the image correction buffer 134 is set as a decoding destination when it is discriminated that the image correction processing requires decoding processing, and the image correction processing is applied to the image data in the set storage area.
    画像補正処理部１３２は、少なくともＭ＋（Ｎ−１）ライン分の画像データを格納する画像補正バッファ１３４を確保し、画像補正処理が復号化処理が必要であると判定された場合に、画像補正バッファ１３４のアドレスを復号化先として設定し、該設定された記憶領域内で前記画像データに対する画像補正処理を行う構成を特徴とする。 - 特許庁
  • By a buffer underrun judging part 17 of a system control circuit 15, when the vibration is detected by a vibration detecting sensor 100 the recording operation is interrupted by a recording control part 18 similar to the time when the buffer underrun state is generated, effecting that the speed of a data transfer rate inputted to an encoder 11 from a personal computer 10 becomes lower as compared with a data transfer rate outputted to the encoder 11.
    システム制御回路１５のバッファアンダーラン判断部１７は、振動検出センサ１００で振動が検出されると、エンコーダ１１に出力されるデータ転送レートに比べてパーソナルコンピュータ１０からエンコーダ１１に入力されるデータ転送レートが低速になるバッファアンダーラン状態が発生したときと同様に記録制御部１８により記録動作を中断する。 - 特許庁
  • The method of performing transmission of a data stream between a video server 200 and a video client 300 according to a transport protocol comprises a step for monitoring the operating condition of an application layer buffer 320 in the video client 300 and a step for signaling stream control data to the video sever 200 according to the condition of the monitored application layer buffer 320.
    トランスポートプロトコルを用いてビデオサーバ２００とビデオクライアント３００との間でデータストリームを送信する方法であって、ビデオクライアント３００のアプリケーション層バッファ３２０の使用状態を監視するステップと、監視されたアプリケーション層バッファ３２０の状態によって、ビデオサーバ２００にストリーム制御データをシグナリングするステップと、を有する、データストリームを送信する方法。 - 特許庁
  • When the amount of the reception data in the reception buffer 102 is more than a prescribed amount, a PLL circuit configured by a voltage-controlled oscillator 110 or the like restores an audio clock signal on the basis of a master clock signal or the like received via a transmission line 910 and a reception read control circuit 103 reads data from the reception buffer 102 synchronously with the restored clock signal.
    受信バッファ１０２の受信データが所定量より多い場合は、伝送路９１０を介して入力されたマスタークロック信号等に基づいて、電圧制御発振器１１０等により構成されたＰＬＬ回路がオーディオクロック信号を復元し、受信リード制御回路１０３は復元されたクロック信号に同期して、受信バッファ１０２からデータを読み出す。 - 特許庁
  • The terminal device has a regenerated data buffer part 223 for buffering regenerated stream data for a predetermined amount, a regeneration resume control part for adjusting regeneration resume timing of the stream data, and a regeneration resume control part for controlling the resume of regeneration from data having a time stamp value of the identical time with data at the time of regeneration resume in the other terminal device, synchronizing with other terminal devices.
    再生されたストリームデータを所定量だけバッファリングする再生済データバッファ部２２３と、上記ストリームデータの再生再開タイミングを調整する再生再開制御部と、上記他の端末装置と同期して上記他の端末装置における再生再開時のデータと同一時刻のタイムスタンプ値を有するデータから再生を再開させる制御を行う再生再開制御部とを具備する端末装置。 - 特許庁
  • The moving video encoding/transmission controller is provided with a section 31 for monitoring a bit rate being output from a transmission buffer memory 22, and a switch for limiting data being output from the transmission buffer memory 22 when the output bit rate exceeds a predetermined value under monitoring of the transmission bit rate monitoring section 31 so that the output bit rate can be lowered and VBV buffer underflow can be avoided.
    送信バッファメモリ２２から出力される出力ビットレートを監視する伝送ビットレート監視部３１と、伝送ビットレート監視部３１の監視により前記出力ビットレートが一定の値を超える場合に送信バッファメモリ２２から出力されるデータを制限させるスイッチとを備えることにより、出力ビットレートを下げることができ、結果としてＶＢＶバッファアンダーフローを回避することができる。 - 特許庁
  • A VBV buffer controller 40 finds a target code amount for each picture type and a transition of VBV buffer occupancy based upon the encoding rate, sets the target code amount to settle the VBV buffer occupancy at the time point of encoding data of I pictures or P pictures into a predetermined value and controls the code amount by controlling the quantization scale of a quantizer 4 to match the code amount and the set target code amount.
    ＶＢＶバッファ制御器４０は、符号化レートに基づいてピクチャタイプ毎の目標符号量とＶＢＶバッファ占有量の推移を求め、ＩピクチャやＰピクチャのデータの符号化時点でのＶＢＶバッファ占有量を所定の値に収束するように目標符号量を設定し、その設定した目標符号量に合うように量子化器４の量子化スケールを制御して符号量制御を行う。 - 特許庁
  • To provide a method and an apparatus for data exchange which decrease the rate of the occupation of a bus in actual data transfer, minimizes the overhead, and further facilitates priority control and exchange capacity expansion by addressing a data buffer through configuration (setting of address space) for a system equipped with a PCI bus.
    ＰＣＩバスを備えるシステムにおいて、実際のデータ転送に対するバスの占有率の削減、オーバヘッドの最小化を図り、更にコンフィグレーション（アドレス空間の設定）によるデータバッファのアドレッシングにより優先制御及び交換容量の拡張が容易なデータ交換方法およびその装置を提供する。 - 特許庁
  • A variable comparing method filtering part 312 compares data specified by the comparison data position with the comparison data according to the comparing method and selectively passes the packet to a buffer memory 34 corresponding to the compared result while changing the conditions of plural sets stored corresponding to one packet and including plural different comparing methods.
    比較方法可変フィルタリング部３１２は、１つのパケットに対して記憶されている、異なる複数の比較方法を含む複数組の条件を変化させつつ、比較データ位置によって特定されるデータと比較データとを比較方法に従って比較し、比較結果に応じてパケットを選択的にバッファメモリ３４に通過させる。 - 特許庁
  • On the other hand, when picture data is supplied from the host PC 110, the picture data is supplied to the laser driver 19 through the buffer memory 36, a control part 16, a FIFO memory 34, and a drive pulse generating part 35, a laser beam corresponding to the picture data is irradiated, and a visible picture is formed on the thermosensitive plane of the optical disk D.
    一方、ホストＰＣ１１０から画像データが供給された場合、その画像データがバッファメモリ３６、制御部１６、ＦＩＦＯメモリ３４および駆動パルス生成部３５を介してレーザドライバ１９に供給され、画像データに対応したレーザ光照射が行われ、光ディスクＤの感熱面に可視画像が形成される。 - 特許庁
  • In an integrated circuit (IC) incorporating a printer compression/decompression function, during encoding, pixel data are input from a band buffer through a pixel data I/F 2801 to a wavelet transform block 2803, and converted to reversible wavelet, and highest importance data of a transform coefficient are applied to a context model 2805 for encoding.
    プリンタの圧縮／伸長機能を内蔵した集積回路（ＩＣ）において、符号化時に、バンドバッファより画素データＩ／Ｆ２８０１を介し画素データがウェーブレット変換ブロック２８０３に入力して可逆ウェーブレット変換され、変換係数の最高重要度データは符号化するためコンテクストモデル２８０５へ渡される。 - 特許庁
  • In reading the data, it is calculated how many bites of data are read from the buffer memory 1a by counting the number of reading times by using a reading counter 3a, and the empty bit of the FIFO block register, which becomes an object when all the data of FIFO block being accessed are read, is set empty.
    データの読み出しを行う時、読み出しカウンタ３ａを用いて読み出しをおこなった回数をカウントしてバッファメモリ１ａから何バイトのデータを読み出したかを算出し、アクセスをおこなっているＦＩＦＯブロックのデータがすべて読み出されると対象となるＦＩＦＯブロックレジスタのＥＭＰＴＹビットをＥＭＰＴＹに設定する。 - 特許庁
  • When the development of the print data stored in the storage means is started after the start of the storing of it in the storage means but before the completion of it, and in addition, the development reaches input process and the storage means stores no more print data, a storage area for the received print data is switched to the reception buffer.
    記憶手段への保存開始後その完了前に記憶手段に記憶されている印刷データの展開を開始した場合において該展開が入力処理に追いついて記憶手段に印刷データが存在しなくなったときは、受信する印刷データの保存先を受信バッファに切り替える。 - 特許庁
  • The status of process load as to each process is monitored/observed at all times by providing a buffer memory monitoring part 103, a pilot signal adding part 105, a first pilot signal monitoring part 110, a second pilot signal monitoring part 113, a first data selection part 104, a second data selection part 108, and a third data selection part 111.
    バッファメモリ監視部１０３、パイロット信号付加部１０５、第１パイロット信号監視部１１０、第２パイロット信号監視部１１３、第１データ選択部１０４、第２データ選択部１０８、第３データ選択部１１１を設けることにより、各処理の処理負荷の状況を常に監視・観測する。 - 特許庁
  • The read of FIFOs 41 to 44 is processed in a time 1/4 time as long as a write time T and after a rearranging circuit 45 rearranges read data of respective channels to a 32-bit width so that the data will not be discontinuous, the data are written to one buffer on a write side between buffers 46 and 47 for PCI bus transfer.
    ＦＩＦＯ４１〜４４の読み出しは書き込み時間Ｔの１／４の時間で処理し、読み出した各チャンネルのデータを不連続にならないように、並べ替え回路部４５により３２ビット幅に並べ替えられてからＰＣＩバス転送用のバッファ４６及び４７のうち、書き込み側となっている一方のバッファに書き込む。 - 特許庁
  • A fragment control section 1 dividing a received packet into a fixed length, a data length register 2 that stores data length of a received packet for each received packet on the basis of the data length position signal sent from the fragment control section 1 are provided at a part of a packet bus of a buffer memory 3 that actually stores divided packets.
    受信パケットを固定長に分割するフラグメント制御部１と、フラグメント制御部１から送出されるデータ長位置信号をもとにして受信パケットのデータ長を受信パケット毎に格納できるデータ長レジスタ２を当該分割したパケットを実際に格納するバッファメモリ３間のパケットバスの部分に設けた。 - 特許庁
  • The data transfer circuit includes: a latch section 905 which latches a training pattern data input with a training pattern load instruction one bit at a time whenever the training pattern load instruction is input, and a buffer section 907 which loads the training pattern data latched to the latch part 905 responding to a strobe signal.
    本発明のデータ伝達回路は、訓練パターンロード命令とともに入力される訓練パターンデータを、前記訓練パターンロード命令が入力される度に１ビットずつラッチするラッチ部９０５と、ストローブ信号に応じて、前記ラッチ部９０５にラッチされる訓練パターンデータをロードするバッファ部９０７とを備えることを特徴とする。 - 特許庁
  • The CPU 13 checks the remaining amt. of data in the buffer 12 in timing when a timing signal SYNC becoming a standard for synchronism inputted in synchronism with the data Di is inputted from the outside, performs filter processing for the difference between the data remaining amt. at the check time and a target value, and sets the obtained divider value in the 1/N divider 15.
    ＣＰＵ１３は、データＤｉに同期して入力される同期の基準となるタイミング信号ＳＹＮＣが外部から入力されたタイミングでバッファ１２のデータ残量をチェックし、このチェック時のデータ残量と目標値との差分に対しフィルタ処理を施し、得られたデバイダ値を１／Ｎデバイダ１５にセットする。 - 特許庁
  • The multi-timer mechanism provides the receiver with one timer per reorder buffer, or uses one timer per missing data block, or uses one timer per missing data block but a gap of consecutive TSN missing data blocks can share one timer.
    本発明の複数のタイマーのメカニズムは、各並べ替えバッファに一つのタイマーを備えた受信器を提供し、或いは、各遺失したデータブロック毎に、一つのタイマーを使用し、或いは、連続したTSNの数個の遺失データブロックが一つのタイマーを共用することを除いて、各遺失したデータブロック毎に、一つのタイマーを使用する。 - 特許庁
  • A nonvolatile memory storing data stored in the buffer by the write command is provided, data stored temporarily in the nonvolatile memory is moved by the prescribed judgement criterion to a tape write position where the data is to be written so that movement distance which the tape travels for the head becomes the minimum, and thus write is executed.
    前記書込み命令により前記バッファ内に保管されたデータを保管する不揮発性メモリを設け、ヘッドに対する前記テープの走行する移動距離が最小になるように所定の判断基準で、前記不揮発性メモリに一時保管されたデータを移動して書込むべきテープ書込み位置に移動して書込みを実行する。 - 特許庁
  • The adder 205 adds a decoded difference value of the encoded data of odd number, that is inputted from the decoding section 202b, to the decoded data of even number which is inputted from the selector 204 as a preceding value, to generate a decoded data of odd number, which is supplied to the adder 203 as a preceding value through a buffer 206.
    加算器２０５は、復号化部２０２ｂから入力される奇数番目の符号化データの復号化された差分値と、セレクタ２０４から入力される一つ前の前値である偶数番目の復号化データとを加算して、奇数番目の復号化データを生成し、バッファ２０６を通して加算器２０３に前値として供給する。 - 特許庁
  • The storage system presented here includes a storage medium to store the data, a buffer memory to temporarily store the data to be written in the storage medium and a controller to invalidate a work for copying the temporarily stored data in the storage medium when unwrite information is inputted from the outside.
    ここに提示する貯蔵システムは、データを貯蔵する貯蔵媒体と、前記貯蔵媒体に書き込まれるデータを一時貯蔵するバッファメモリと、外部からアンライト情報が入力されるとき、前記一時貯蔵されたデータを前記貯蔵媒体に複写する作業を無効化させる制御装置とを含む。 - 特許庁
  • The karaoke data storage system comprises: a write buffer 12 in which a received karaoke data is temporarily stored; a first disk array system 14 for writing the karaoke data in a storing section with a RAID1 system; a second disk array system 15 for writing it in the storing section with a RAID5 system; and a storage control means 13 for controlling each disk array system.
    受信したカラオケデータを一時的に格納する書き込みバッファ１２と、このカラオケデータを、ＲＡＩＤ１方式で記憶部に書き込む第１ディスクアレイシステム１４と、ＲＡＩＤ５方式で記憶部に書き込む第２ディスクアレイシステム１５と、各ディスクアレイシステムを制御するストレージ制御手段１３とを備える。 - 特許庁
  • When it is determined through CMP 6199 that the same image data are present by the block, the same image data are not read by EDIT 6147, the result of the rotation processing is left in a block buffer, the image data read already are reused, and only a write address is changed.
    ６１９９ＣＭＰにてブロック単位で同一の画像データがあると判断されているとき、６１４７ＥＤＩＴはその同一の画像データに対してはリードを行うことなく、回転処理後の結果がブロックバッファに残っている、既にリード済みの画像データを再利用して、書き込み先アドレスだけを変えるようにする。 - 特許庁
  • To shorten the transmission stoppage time for a terminal, by shortening the time until the completion of purging of data in a purge operation for transferring the data accumulated in data buffer of an operational channel card to a spare channel card, when switching the operational channel card of a base station device, to the spare channel card in maintenance, or the like.
    メンテナンスなどで基地局装置の運用チャネルカードを予備チャネルカードへ切替える際に、運用チャネルカードのデータバッファ内に溜まっているデータを予備チャネルカードに転送する追い出し動作において、追い出し完了までの時間を短縮し、端末に対しての送信停止時間の短縮を図る。 - 特許庁
  • When new graphic data is read, the depth value of an arbitrary pixel in the graphic data is compared with the depth value written at each x coordinate value in the 1D depth buffer 120 which is written at the same x coordinate value to determine whether or not the graphic data should be drawn accordingly.
    その後、あらたな図形データが読み込まれると、この図形データに含まれる任意の画素の深度値と、１Ｄ深度バッファ１２０におけるｘ座標の値ごとに書き込まれている深度値の中の同一のｘ座標の値に書き込まれている深度値とを比較し、比較結果に応じて図形データを描画するか否かを判断する。 - 特許庁
  • To provide a dedicated buffer service method and a system thereof, and a program thereof and a recording medium whereby an operating enterprise can partway predict a data traffic volume delivered through a data network so as to facilitate the arrangement of a network facility and its operation and users of the data network make a occupancy rate contract of input or output line buffers to enhance satisfaction in network utilization.
    運用事業者にとっては、データネットワークに流れるデータトラフィック量をある程度予測することができ、ネットワークの設備配備や運用を容易にするとともに、データネットワークのユーザにとっては、入力または出力回線用バッファの占有率を契約することで、ネットワーク利用上の満足度を向上させる。 - 特許庁
  • A CPU 101 adjusts the phases of modulation signals read from an effect waveform memory 11 with respect to the rising timing of music waveform data inputted from an input section 104 and modulates the data employing the phase adjusted modulation signals and stores the modulated data in an output buffer 105.
    ＣＰＵ１０１は、入力部１０４から入力された楽音波形データの立ち上がりタイミングに対して、エフェクト波形メモリ１１から読み出した変調信号の位相を合わせるように調整して、楽音波形データを位相調整した変調信号で変調して出力バッファ１０５にストアする。 - 特許庁
  • The reception section 14A receives packets from one network 20, the control section 100 temporarily stores data units corresponding to the packets in a buffer 110, outputs the data units in response to a jitter reduction capability of a destination terminal 31 to reduce the delay jitter and allows the transmission section 18B to transmit the resulting data units.
    一方の網２０から受信部１４Ａは複数のパケットを受信し、制御部１００は、それらのパケットに対応するデータユニットをバッファ１１０に一時的に記憶し、送信先端末３１のジッタ削減能力に応じてデータユニットを出力して遅延ジッタを削減した後、これらのデータユニットを送信部１８Ｂに送信させる。 - 特許庁
  • This device is constituted so that the change of capacity of a data signal to be stored in a buffer RAM 11 provided so as once storing the data signal therein is detected when the recording operation of the data signal to the disk 1 is proceeded, and the recording speed to the disk 1 is adjusted to change based on the detected change of capacity.
    ディスク１へのデータ信号の記録動作を行っているとき、データ信号が一旦記憶されるべく設けられているバッファ用ＲＡＭ１１へ記憶されるデータ信号の容量変化を検出し、その検出された容量変化に基づいてディスク１への記録速度を変更するようにしたものである。 - 特許庁
  • TAs(Terminal Adaptors) 2a, 2b use a data output timing adjustment section 218 to control read of bulk transfer data from a buffer 218a so that a frame synchronization character detected by a frame synchronization character detection section 216 is not divided into a plurality by a data transmission section 205 and not shared by network I/Fs 202a to 202c.
    ＴＡ２ａ、２ｂは、データ出力タイミング調整部２１８により、フレーム同期キャラクタ検出部２１６で検出されたフレーム同期キャラクタが、データ送信部２０５において複数に分割されて網Ｉ/Ｆ２０２ａ〜２０２ｃに振り分けられないように、バッファ２１８ａからのバルク転送データの読み出しを制御する。 - 特許庁
＜前へ 1 2 .... 109 110 111 112 113 114 115 116 117 .... 138 139 次へ＞

例文データの著作権について