「data buffer」を含む例文一覧(6933)

＜前へ 1 2 .... 115 116 117 118 119 120 121 122 123 .... 138 139 次へ＞
  • At this time, a plurality of buffer memories constituted as FIFO memories is provided and the load of the interface of a transmission-side control unit is lightened by shifting the data to be transmitted at every fetching operation.
    その際、ＦＩＦＯメモリとして構成された複数のバッファメモリが設けられ、送信すべきデータが１回のフェッチごとにシフトされ、送信側の制御ユニットのインタフェースの負荷が軽減される。 - 特許庁
  • The terminal equipment A writes all of rewriting data 31, attaches a rewriting completion signal to the e-mail by the command processing part 5 after completing the rewriting of firmware, and develops the signal to the originating call buffer 15.
    また、端末装置Ａは、書替データ３１を全て書込み、ファームウェアの書替を完了した後は、コマンド処理部５によって書替完了信号を電子メールに添付し、発信バッファ１５に展開する。 - 特許庁
  • To obtain a digital modulator that can reduce the capacity of a buffer memory that is used when a data word is converted into a code word satisfying a prescribed run length limit through the use of a plurality of kinds of conversion tables.
    複数種の変換テーブルを用いてデータ語から一定のラン長制限を満たす符号語に変換する際に使用するバッファメモリの容量を削減することができるディジタル変調装置を得る。 - 特許庁
  • To prevent the overflow of a reception buffer memory, to reduce the number of times of retransmission for packet discard in TCP communication, and to improve the speed performance of the TCP communication, with respect to a packet data relay apparatus.
    パケットデータ中継装置に関し、受信バッファメモリのオーバフローを防ぎ、ＴＣＰ通信におけるパケット廃棄に対する再送回数を低減し、ＴＣＰ通信の速度性能の向上を図る。 - 特許庁
  • Color picture data are divided into plural pixel blocks, and stored in each G, R, and B color 4×4 buffer 501, 511, and 521, and two hierarchical sub-band conversion is operated for each color by sub-band converting parts 502, 512, and 522.
    カラー画像データを複数の画素ブロックに分割し、ＧＲＢの各色４×４バッファ５０１，５１１，５２１に格納して、各色ごとに２階層のサブバンド変換をサブバンド変換部５０２，５１２，５２２で行う。 - 特許庁
  • In case the output buffer to the transmission line has no margin when the radar equipment outputs the distances and speeds (step 1000), the equipment preferentially outputs the distance to and speed of a moving target of which data have been outputted last time than the distances and speeds of other targets (step 1004).
    このとき、伝送路への出力バッファに余裕がないとき（ステップ１０００）、移動物標で（ステップ１００４）、かつ、前回データを出力した物標を他に優先して出力する。 - 特許庁
  • To allow a reception buffer not to be assigned to an interface which is not used in an image forming apparatus having a plurality of interfaces for fetching data from a plurality of external devices.
    複数の外部装置からデータ入力するための複数のインターフェースを有する画像形成装置において、使用されていないインターフェースについては、受信バッファを割り当てないようにする。 - 特許庁
  • A method for transferring data between a simulator to an emulator across and interface, comprises updating a simulator buffer of the simulator to contain a desired input state for an emulation cycle.
    1つの実施の形態では、インターフェースを介するシミュレータとエミュレータとの間でデータを転送する方法は、エミュレーションサイクルに対して所望の入力状態を含むように、シミュレータのシミュレータバッファをアップデートする。 - 特許庁
  • A pixel processing part 30 corrects pixel data respectively, corresponding to a plurality of addresses which are read from the memory device 18 in response to detection of the buffer control part 32, according to pixel information PI.
    画素処理部３０は、バッファ制御部３２の検出に応答して、メモリデバイス１８から読み出される複数のアドレスに対応する画素データを、画素情報ＰＩに応じてそれぞれ修正する。 - 特許庁
  • A disk driver 220 secures buffer areas for ensuring a given throughput on a memory 12 according to data access requests for video recording or reproduction from a plurality of applications 300 and 301.
    ディスクドライバ２２０は、複数のアプリケーション３００，３０１からの録画または再生に伴なうデータアクセス要求に従って、所定のスループットを保証するためのバッファ領域をメモリ１２上に確保する。 - 特許庁
  • Video data from the respective cameras which have been encoded by an encoder 604 are stored in a ring buffer 605 by a certain amount and recorded at the storage rates controlled by the cameras in response to detection of abnormality.
    エンコーダ６０４で符号化された各カメラからの映像データは、リングバッファ６０５によって一定量格納され、異常の検知に応じてカメラ毎に制御された記憶レートで記録される。 - 特許庁
  • An address management section 4 stores the address information of a plurality of the other VOBUs consecutive to the concerved VOBU and overwrites the tentative data in the buffer RAM 6 after required address information in prepared.
    アドレス管理部４は、当該ＶＯＢＵに連続する他の複数のＶＯＢＵのアドレス情報を保持し、必要なアドレス情報が揃ったら、上記バッファＲＡＭ６内の仮データを上書きする。 - 特許庁
  • A reception section 21 of the receiver side reproducing device 20 receives the demodulation data in the unit of frame and the invalid/valid flag sent through the communication system 15 and temporarily stores them to a buffer memory 22.
    受信側再生装置２０では、通信系１５を介して送られてきた上記フレーム単位の復調データと無効／有効フラグを受信部２１で受け取り、バッファメモリ２２に一時的に記憶する。 - 特許庁
  • The adjacent waveform reading control part 2 reduces evaluation targets of similarity judgment for reducing throughput by thinning out data of two waveforms to be compared in the time base direction and reading them from the delay buffer 1.
    隣接波形読出制御部２は、比較する２つの波形のデータを時間軸方向に間引きして遅延バッファ１から読み出すことにより、類似度判定の評価対象を減らして、処理量を削減する。 - 特許庁
  • Image data outputted from CCDs 21a, 21b and 21c are supplied to a digital printer 31 after processing such as correction and supplied through a buffer 26 to a JPEG compression part 27.
    ＣＣＤ２１ａ、２１ｂ、２１ｃから出力された画像データを補正などの処理の後に、ディジタルプリンタ３１に供給するとともに、バッファ２６を介してＪＰＥＧ圧縮部２７に供給する。 - 特許庁
  • Thus, it is possible to increase the throughput of a video decoding system requiring high performance such as SDTV and HDTV resolutions by enlarging a data buffer capacity by using a plurality of shift arrays.
    複数のシフトアレイを用いて、データバッファ容量を拡大することにより、ＳＤＴＶおよびＨＤＴＶ解像度等の高性能を必要とするビデオ復号システムのスループットを増やすことができる。 - 特許庁
  • Raises the error exception if any error occurs.The absolute value of wbits is the base two logarithm of the size of the history buffer (the ``window size'') used when compressing data.
    解凍処理に何らかのエラーが生じた場合、error 例外を送出します。 wbits の絶対値は、データを圧縮する際に用いられるヒストリバッファのサイズ (ウィンドウサイズ) に対し、 2 を底とする対数をとったものです。 - Python
  • When a host 1 issues the erase command (step 201), a control processor (MPU) 4 registers address information of an area to be erased in a table 300 (refer to Fig. 300) on a data buffer 6 (step 202).
    ホスト１が消去命令を発行した場合（ステップ２０１）、制御プロセッサ(MPU)４は、消去すべき領域のアドレス情報をデータ・バッファ６上のテーブル３００（図３参照）に登録する（ステップ２０２）。 - 特許庁
  • A CPU 56 of a main board 31 sends out performance control command data for instructing a game performance through an output port 571 and an output buffer circuit 63, to a general performance board 90.
    主基板３１のＣＰＵ５６は、出力ポート５７１および出力バッファ回路６３を介して遊技演出を指示するための演出制御コマンドデータを総合演出基板９０に送出する。 - 特許庁
  • The power supply control section 405 controls the power-saving mode of a physical layer/data link layer 401, on the basis of the reception buffer size of a remote device and the transfer rate, to attain with power-saving operation for the wireless transmission apparatus.
    電源制御部４０５はリモートデバイスの受信バッファサイズおよび転送レートから物理層／データリンク層４０１の省電力モードを制御することにより省電力運用を可能にする。 - 特許庁
  • The CPU 56 of a main substrate 31 sends out presentation control command data for instructing game presentation through an output port 571 and an output buffer circuit 63 to a general presentation substrate 90.
    主基板３１のＣＰＵ５６は、出力ポート５７１および出力バッファ回路６３を介して遊技演出を指示するための演出制御コマンドデータを総合演出基板９０に送出する。 - 特許庁
  • To provide a semiconductor storage device capable of reducing a size of each buffer RAM equivalently to one sector size, being manufactured at a low cost, transferring the data at a high speed, and executing the writing and reading processes at a high speed.
    各バッファＲＡＭのサイズを１セクタサイズ相当に低減し、製造コストが安価で、高速転送が可能であるとともに、書き込み・読出しの高速処理が可能な半導体記憶装置を提供する。 - 特許庁
  • When a disk end detection part 106 detects no free space of a disk 120, a stream recording destination control part 108 accumulates the AV data of a stream buffer 104 in a stream saving memory 105.
    ディスク１２０の空き容量がなくなることをディスク終端検知部１０６が検出すると、ストリーム記録先制御部１０８は、ストリームバッファ１０４のＡＶデータをストリーム退避メモリ１０５に蓄積させる。 - 特許庁
  • The voice packet transmitted to the fluctuation absorber 40 is stored in a LAN control section 43, and voice data is retrieved from the voice packet and is written to an FIFO receive buffer 45.
    音声通信ゆらぎ吸収装置４０に送られた音声パケットは、ＬＡＮ制御部４３に格納され、該音声パケットから音声データが取出されてＦＩＦＯ方式の受信バッファ４５に書込まれる。 - 特許庁
  • To reduce a required amount of buffer memory while maintaining quality of transmission to reduce transmission delay when pieces of data to be input at a predetermined period are transmitted by continuous frames having predetermined configurations.
    所定周期で入力されるデータを連続する所定の構成を有するフレームで送信する場合に、伝送の品位を維持しつつ必要なバッファメモリ量を削減し、伝送遅延を軽減すること。 - 特許庁
  • In this case, a part of the image data is temporarily stored in a buffer memory, and the matrix H1 is image-processed while the space filter Fi is raster-scanned for every one pixel (directions of D1, D2, and D3).
    この際、バッファメモリに画像データの一部を一時的仁格納し、マトリクスＨ１に関して空間フィルタＦｉを１画素分づつラスタ走査（方向Ｄ１、Ｄ２、Ｄ３)しつつ画像処理が行われる。 - 特許庁
  • The CPU 6 searches a person in the still image data stored in the buffer memory 3 by utilizing an image processing program or the like in the memory 4 and extracts a region including the person if any.
    ＣＰＵ６は、メモリ４内の画像処理プログラム等を利用して、バッファメモリ３にある静止画像データ内の人物を探索し、人物が含まれている場合は人物を含む領域を抽出する。 - 特許庁
  • A host computer 101 knows the number of empty blocks in a buffer memory 109 in an optical disk recorder 102 at time intervals set by a timer 107 and transfers recording data just for the required number of blocks.
    ホストコンピュータ１０１はタイマ１０７で設定される時間間隔で光ディスク記録装置１０２におけるバッファメモリ１０９の空きブロック数を知り、必要なブロック数のみの記録データを転送する。 - 特許庁
  • To provide a buffer controller and receiver for playing back video or audio without using an expensive component such as a VCXO, without performing PWM control or the like, and further without missing data.
    VCXOなどの高価な部品を使うことなく、ＰＷＭ制御等を行わずに、しかもデータの欠損なしに映像や音声を再生可能にするバッファ制御装置及び受信装置を提供することである。 - 特許庁
  • To provide a receiving device can transmit data requiring immediacy while suppressing a load on a network, and to provide a transmitting device, a communication system, and a buffer setting detection method for a relay server.
    ネットワークの負荷を抑えながら即時性の必要なデータを送信することが可能な、受信装置、送信装置、通信システム、および中継サーバのバッファ設定検出方法を提供すること。 - 特許庁
  • A part of a DRAM 13 is used as a frame buffer 13A, and a basic display data group 13B for an OSD function and its display code 13C are stored in the other area of the DRAM 13.
    ＤＲＡＭ１３の一部をフレームバッファ１３Ａとして用いると共に、ＤＲＡＭ１３のその他の領域に、ＯＳＤ機能のための基本的な表示データ群１３Ｂとその表示コード１３Ｃとを格納する。 - 特許庁
  • The host 1 obtains the free size of the receiving buffer 21 of the printer 3 first from the printer 3 and sends data as many as bands receivable with the free size to the printer 3 at a time when the free size is ≥1 band.
    ホスト１は、最初にプリンタ３の受信バッファ２１の空きサイズをプリンタ３から取得し、空きサイズが１バンド以上であれば、空きサイズで受信可能なバンド数分のデータを一気にプリンタ３へ送る。 - 特許庁
  • The level shift circuit 12 converts the output data signal received from a terminal IN into a signal with the amplitude of the VDD2 and gives the signal to a push-pull circuit consisting of NMOS transistors(TRs) 14, 15 of a main buffer section 2.
    レベルシフト回路１２では端子ＩＮから入力した出力データ信号をＶＤＤ２振幅の信号に変換してメインバッファ部２のＮＭＯＳ１４，１５からなるプッシュプル回路に入力する。 - 特許庁
  • Storage of data packets transmitted from user terminals 11 to 14 and arrived at via a relay transmission line and an input line to an input line or output line buffer memory 4 or 5 in a node 3 of a network 2 is controlled depending on the occupancy rate set by the contract and the data packets stored in the output line buffer memory 5 are transmitted to an output line by the round robin method.
    ユーザ端末１１〜１４から送信され、中継伝送路から入力回線を介して到着するデータパケットのネットワーク２のノード３における入力回線用、または出力回線用バッファメモリ４，５への格納を、前記契約により設定された占有率により制御し、出力回線用バッファメモリ５に格納されたデータパケットをラウンドロビン方式により出力回線に送出する。 - 特許庁
  • An address correction part 123 stores the reading and writing addresses of a buffer memory part 119 when reproduction is stopped, corrects an address so as to read reproduction data subsequent to the stored reading address without waiting for the rotational stability of a disk 110 when the reproduction is resumed, and quickly starts the output of subsequent data from the buffer memory part 119.
    アドレス補正部１２３は、再生を停止する際にバッファメモリ部１１９の読み出しアドレスと書き込みアドレスを記憶し、再生を再開する際に、ディスク１１０の回転安定を待つことなく、記憶した読み出しアドレスの続きから再生データの読み出しを行うようアドレスを補正し、バッファメモリ部１１９内の続きのデータをすぐに出力開始できるようにすることにより、上記課題を解決する。 - 特許庁
  • The apparatus comprises: a buffer means for adding the latest collection data to preceding display data to be returned from the web browser means; and a trend display means for giving the content of the buffer means to the web browser means.
    ウェブサーバとウェブブラウザ手段とを有し、前記ウェブサーバは、前記ウェブブラウザ手段からの表示要求を受けて最新の収集データを追加した所定期間の収集データを前記ウェブブラウザ手段に渡して表示させるトレンド表示装置において、 前記ウェブブラウザ手段から返される前回表示データに前記最新の収集データを追加するバッファ手段と、このバッファ手段の内容を前記ウェブブラウザ手段に渡すトレンド表示手段とを備える。 - 特許庁
  • This data exchanging device is provided with a buffer 8 making ATM cells temporarily undergo standby queue at an output port 6, reads ATM cells when the ATM cells constituting the same packet are assembled in the buffer 8, performs VPI/VCI conversion of the ATM cells in a packet unit and outputs the ATM cells in a data exchanging device exchanging ATM cells in which a variable length packet is divided into a fixed length blocks.
    この発明に係るデータ交換装置は、可変長パケットを固定長ブロックに分割したＡＴＭセルを交換するデータ交換装置において、出力ポート６にＡＴＭセルを一時的に待機行列させるバッファ８を備え、そのバッファ８に同一のパケットを構成するＡＴＭセルがそろうと読み出してパケット単位でＡＴＭセルのＶＰＩ／ＶＣＩ変換を行い出力するようにした。 - 特許庁
  • This information encoding device is equipped with a ring buffer 10, to which (n)-bit data including a terminating code can be inputted in parallel, n/2 number of convolutional encoding circuits which perform convolutional encoding of the bits of even-numbered inputted data of the ring buffer 10, and multiplexers 17 to 19 which input the bits generated by the respective convolutional encoding circuits and outputs them sequentially serial.
    本発明の情報符号化装置は、終結符号を含むｎビットのデータをパラレルに入力可能なｎビット(０〜ｎ−１)のリングバッファ１０と、リングバッファ１０の偶数番に入力されたデータのビットに対し畳込み符号化を行うｎ／２個の畳込み符号化回路１１〜１６と、各畳込み符号化回路により生成されたビットをパラレルに入力し、順次シリアルに出力するマルチプレクサ１７〜１９とを備える。 - 特許庁
  • The image processor includes: a plurality of the buffers for buffering image data; a first control register for setting control data; a second control register for setting the control data set in the first control register at given timing; and an image processing part for performing given image processing on the basis of the control data set in the second control register for image data read from a reading buffer in the plurality of the buffers.
    画像処理装置は、画像データをバッファリングする複数のバッファーと、制御データが設定される第１の制御レジスターと、第１の制御レジスターに設定された制御データが所与のタイミングで設定される第２の制御レジスターと、複数のバッファーのうち読み出し用に指定された読み出し用バッファーから読み出された画像データに対して、第２の制御レジスターに設定された制御データに基づいて所与の画像処理を行う画像処理部とを含む。 - 特許庁
  • The memory interface is provided with one or more nonvolatile buffers 422 constituted to buffer data for a reading operation, and a table memory 426 constituted to display one or more addresses associated with the data buffered by one or more nonvolatile buffers 422.
    メモリインターフェースは、読み出し動作のためにデータをバッファリングするように構成された１つ又は複数の揮発性バッファ(422)と、１つ又は複数の揮発性バッファ(422)にバッファリングされたデータに関連付けられた１つ又は複数のアドレスを示すように構成されたテーブルメモリ(426)とを備えることができる。 - 特許庁
  • According to modulation data in the playing data, a modulating mechanism part MOD is driven and a buffer member 37 abuts on and separates from the resonance plate PL with strength corresponding to the level (pulse width) of the driving current to control the vibration state of the resonance plate PL, thereby imparting the effect of modulation etc.
    また、演奏データ中のモジュレーションデータに基づいて変調機構部ＭＯＤが駆動され、駆動電流の強さ（パルス幅）に応じた強さで緩衝部材３７が共鳴プレートＰＬに接離することで、共鳴プレートＰＬの振動状態が制御され、変調等の効果が付与される。 - 特許庁
  • To provide an apparatus and a method for controlling cache of hard disk devices, the objects of which are to provide the hard disk device that quickly responds to a read out command and also to avoid a fragmented memory state of data that reflects the cache data stored in a cache buffer in the past.
    ハードディスク装置のキャッシュを制御する方法および装置に関し、読み出しコマンドに対しより速く応答するハードディスク装置を提供し、かつ、キャッシュ・バッファに以前から記憶されているキャッシュ・データを考慮してデータが断片化された状態で記憶されるのを回避することを目的とする。 - 特許庁
  • A communication apparatus 101 includes: a transmission/reception controller 111 for performing data transmission/reception control between with an opposite apparatus 201 with which a session has been established; and a transmission buffer 121 and a secondary memory device 122 for tentatively storing transmission data to be transmitted to the opposite apparatus.
    本発明における通信装置１０１は、セッションが確立された対向装置２０１との間におけるデータ送受信制御を行う送受信制御部１１１と、対向装置に対して送信する送信データを一時的に記憶する送信バッファ１２１及び二次記憶装置１２２と、を備える。 - 特許庁
  • A serial interface device includes a first signal terminal 104 shared as a data transmission terminal and a second control signal terminal, a second signal terminal 105 shared as a data reception terminal and a first control signal terminal, and four buffer amplifiers 107, 108, 110 and 111.
    シリアルインターフェース装置において、データ送信端子と第２の制御信号端子とを共用化してなる第１の信号端子１０４と、データ受信端子と第１の制御信号端子とを共用化してなる第２の信号端子１０５と、４個のバッファアンプ１０７，１０８，１１０，１１１とを含む。 - 特許庁
  • A slow scan second order moment data set by low speed scan is generated (235) by receiving a current scanline of image data, updating column sums for a set of rotation angles by using scanlines within a buffer comprising a band having a predetermined number B of scanlines.
    低速走査による２次モーメントデータセットは、画像データのうちの最新の走査線を受け取って、所定の本数であるＢ本の走査線を有する帯域を備えるバッファ内における走査線を用いて回転角度のセットについての列合計を更新して、生成する（２３５）。 - 特許庁
  • The packet buffer FIFO memory device includes a writing means for writing the writing packet data in the memory while specifying a writing address, a reading means for sequentially reading the packet data from the memory while specifying a reading address and a state control means for performing the FIFO control for the writing means and the reading means.
    書き込みパケットデータについて書き込みアドレスを指定しつつメモリへの書き込みをなす書込み手段と、読み出しアドレスを指定しつつメモリからパケットデータを順次読み出す読出し手段と、書込み手段と読出し手段についてFIFO制御をなす状態制御手段と、を含む。 - 特許庁
  • A CPU 3 of the recorder 1 detects a state of the recorder 1, and delays a data transfer timing of the receiving buffer 4a from the serial interface circuit 2 on the basis of the judgement result, thereby controlling to transmit a control signal for controlling a data reception timing from the host to the host.
    記録装置１のＣＰＵ３は、記録装置１の状態を判断し、その判断結果に基づいて、シリアルインタフェース回路２から受信バッファ４ａのデータ転送タイミングを遅延させることで、ホストからのデータ受信タイミングを制御する制御信号のホストへの送信を制御する。 - 特許庁
  • A error- conversion correcting part 108 determines error-conversion of data when a predicted value and the determined value of the voice quantization bit number are different, and gives position information of start and end of the error- converted data to an IDE interface part 109, thereby controlling an output of the buffer memory 107.
    この音声量子化ビット数の予測値と判定値が異なるデータの誤変換との判断により誤変換訂正部１０８は、ＩＤＥインターフェース部１０９に誤変換データの開始と終了の位置情報を与え、バッファメモリ１０７の出力を制御する。 - 特許庁
  • Furthermore, when video data are written on a line buffer, a margin equivalent to a margin Xm is created at a left part of an image by shifting the video data according to the margin Xm between a left end position in the image carrying region Rmax and a left end position in the actual image region Rim excluding the margin from the region.
    また、ビデオデータをラインバッファに書き込む際、画像担持可能領域Ｒmaxの左端位置と、該領域から余白を除いた実画像領域Ｒimの左端位置との間のマージンＸmに応じてビデオデータをシフトさせることにより、マージンＸm相当の余白を画像左部に作り出す。 - 特許庁
  • A relay processing part 43 interrupts movement of data to a transmitting message box 45 during second time when data received from a CAN bus 2a is moved from a receiving buffer 44 to the transmitting message box 45 within a first time and a movement count or a movement amount becomes a prescribed value or more.
    中継処理部４３は、ＣＡＮバス２ａから受信したデータの受信バッファ４４から送信メッセージボックス４５への移動が第１の時間内で所定の移動回数又は移動量以上となった場合、送信メッセージボックス４５への移動を第２の時間の分だけ中断させる。 - 特許庁
＜前へ 1 2 .... 115 116 117 118 119 120 121 122 123 .... 138 139 次へ＞

例文データの著作権について