「data buffer」を含む例文一覧(6933)
＜前へ 1 2 .... 119 120 121 122 123 124 125 126 127 .... 138 139 次へ＞- The base station apparatus includes a calculation section for calculating the number of mobile stations including data to be transmitted to a transmission buffer, and a call reception section for performing new call reception based on the number of mobile stations.
基地局装置は、送信バッファに送信すべきデータが存在する移動局の数を算出する算出手段と、上記移動局の数に基づいて新規の呼の受付を行う呼受付手段とを備える。 - 特許庁 - The writing control unit 4 generates a writing control signal 85 for redundantly writing the writing data 83 stored in the buffer 3 to the plurality of storage elements 6 each of which has a different address.
書き込み制御部４は、互いに異なるアドレスが割り当てられた複数の記憶素子６に、バッファー３に保持された書き込みデータ８３を重複して書き込むための書き込み制御信号８５を生成する。 - 特許庁 - Display middleware 117 and 118 controls display requests from corresponding window controls 115 and 116 and display requests from other middleware executed by a control part 100 and buffer given image data.
表示ミドルウエア１１７，１１８は、それぞれ対応するウインドマネージャ１１５，１１６からの表示要求や、制御部１００によって実行される他のミドルウェアからの表示要求を管理し、与えられた画像データをバッファリングする。 - 特許庁 - A compression control unit 901 reads bitmap data from a buffer unit 508 and controls compression processing in an image reversible compression unit 902, an image irreversible compression unit 903 and an attribute reversible compression unit 904.
圧縮制御部９０１は、バッファ部５０８からビットマップデータを読み出し、画像可逆圧縮部９０２、画像非可逆圧縮部９０３および属性可逆圧縮部９０４での圧縮処理の制御を行う。 - 特許庁 - In the ECU, a DMA controller transfers the receive data in the message box to a prepared sectioned RAM storage region (a receiving queue 26, a receiving buffer 27) based on the identifier.
そして、ＥＣＵにおいて、ＤＭＡコントローラが、メッセージボックス内の受信データを、その識別子に基づいて予め区分されたＲＡＭの格納領域（受信キュー２６，受信バッファ２７）に転送するように構成した。 - 特許庁 - To improve a buffer effect on cartridges to suppress deformation or breakage of the cartridges when the outer case is dropped after a storage case 40 containing the data recording cartridges is put in an outer case 20 for packaging.
データ記録用のカートリッジを入れた収納ケース４０を外箱に収めて梱包する場合に、外箱２０を落下させてしまった場合のカートリッジに対する緩衝効果を高め、カートリッジの変形や破損を抑制する。 - 特許庁 - To provide a buffer memory circuit capable of accelerating a processing speed, reducing the number of parallel processings, performing high integration and preventing the generation of the stagnation of cells even in the case of handling the burst data of ATM cells or the like.
処理速度を向上させて並列処理数を減少させ、高集積化を図るとともに、ＡＴＭセル等のバーストデータを扱う場合にもセルの滞留の発生を防ぐことが可能なバッファメモリ回路を提供する。 - 特許庁 - To prevent data from being discontinuously recorded in a recording medium due to overwrite in a buffer memory during recording of an optical disk having two or more recording layers, and to prevent deterioration of an input signal due to excessive compression.
２層以上の記録層を持つ光ディスクへの記録時に、バッファメモリ内の記録データが上書きされ、記録媒体への記録が不連続になるのを防止し、かつ過度の圧縮による入力信号の劣化を防ぐ。 - 特許庁 - The input mode is judged by whether or not the data inside the buffer have been converted to Roman characters when the number of input characters becomes the number of judgment characters or when judgment time elapses after input start.
入力モードの判定は、入力文字数が判定文字数となったとき、あるいは、入力開始から判定時間を経過したときに、バッファ内のデータがローマ字に変換することができたか否かにより行われる。 - 特許庁 - A stand for storing a urine sugar meter in a state where a urine sugar sensor is dipped into a buffer solution is provided with a display device, and a communication means capable of receiving data from the urine sugar meter and a microcomputer are included thereinto.
尿糖センサを緩衝液に浸漬させた状態で尿糖計を保管するスタンドに、表示装置を設けると共に、尿糖計からのデータを受けることできる通信手段とマイクロコンピュータとを内臓させる。 - 特許庁 - To provide a disk device provided with a data buffer and an error detecting function by means of a CRC (Cyclic Redundancy Check), which can maintain the interchangeability of control software with the disk device which is not added with any CRC without needing any special memory.
データバッファを備え、ＣＲＣによる誤り検出機能を有するディスク装置において、特別なメモリを必要とせず、ＣＲＣを付加しないディスク装置との制御ソフトウェアの互換性を維持できるようにする。 - 特許庁 - A blank frame judger 132 fitted with a check character activates a hit signal S3 in case that it judges that inner image data S1 outputted from an input buffer memory 131 are in blank frames fitted with check characters.
チェックキャラクタ付きブランクフレーム判定部１３２は、入力バッファメモリ１３１から出力された内部画像データＳ１がチェックキャラクタ付きブランクフレームであると判定した場合は、ヒット信号Ｓ３を活性化する。 - 特許庁 - By using such a modification model, since there is no limitation where a buffer is made empty at the point, a relatively large data amount can be allocated to the first picture after the random access point, in place of the fifth picture.
この修正モデルを用いれば、このポイントでバッファを空にするという制約がないので、比較的で大きなデータ量を、５番目のピクチャの代わりに、ランダムアクセスポイント後の最初のピクチャに割り当てることができる。 - 特許庁 - A device for reading information from a DVD 7 for recording information including one or a plurality of VOBUs 7i having a series of data for reproduction has a buffer 33, having size-variable segments 50, 51.
一連のデータを有する１または複数個のＶＯＢＵ７ｉを含む情報を記録したＤＶＤ７から情報を読出して再生処理する装置は、サイズ可変のセグメント５０と５１を有するバッファ３３を備える。 - 特許庁 - Upon receiving the command, the database transmits empty data when the SQL processing group is not held in its own reception buffer, or transmits the SQL processing group to the PLC when the SQL processing group is held.
このコマンドを受信したデータベースは、自身の受信バッファにＳＱＬ処理群が保持されてないときエンプティデータを送信し、ＳＱＬ処理群が保持されているときＳＱＬ処理群をＰＬＣに送信する。 - 特許庁 - Based on image data drawn on the frame buffer 420, a field image generation part 244 performs averaging composition of color information of a target line with color information of an adjoining line to generate a field image.
そして、フィールド画像生成部２４４は、フレームバッファ４２０に描画された画像データに基づいて、対象ラインの色情報を隣接するラインの色情報と平均する合成を行って、フィールド画像を生成する。 - 特許庁 - An arbiter circuit 50 for arbitrating accesses from the processors 10 and 20 is connected to the cache system 30 and the buffer system 40, and a flash memory 60 for storing programs and data is connected to the arbiter circuit 50.
キャッシュ・システム３０及びバッファ・システム４０には、プロセッサ１０，２０からのアクセスを調停するアービタ回路５０が接続され、このアービタ回路５０に、プログラムとデータを格納するFlashメモリ６０が接続されている。 - 特許庁 - A write command discriminating circuit 26 generates a first enable signal DSZ to active data input and clock signal input buffers 11 and 12 when the command COM inputted from the buffer 22 is a write command.
ライトコマンド判定回路２６は外部コマンド入力バッファ２２から入力した外部コマンドCOMがライトコマンドであるとき、データ入力及びクロック信号入力バッファ１１，１２を活性化する第１のイネーブル信号DSZを生成する。 - 特許庁 - The impact noise transmitted to a microphone 10 at on-hook is amplified with an audio amplifier 16, becomes voice data digitized with a codeck 18, and is accumulated in a sending buffer circuit 22 compressed with a signal processing circuit 20.
オンフック時にマイクロホン10に伝わった衝撃音は、音声増幅器16で増幅され、コーデック18でディジタル化されて音声データとなり、信号処理回路20で圧縮処理が施されて送信バッファ回路22に蓄積される。 - 特許庁 - A storage 10 starts read of unencrypted data in a predetermined volume from a disk drive 50 to an encryption conversion buffer 14b on reception of an encrypting request for the predetermined volume from a managing apparatus 40.
ストレージ１０は、管理装置４０から所定のボリュームに対する暗号変換要求を受け付けると、ディスク装置５０から暗号変換バッファ１４ｂへ所定のボリュームにおける非暗号化データのリードを開始する。 - 特許庁 - When a browsing unit is read from the optical disk, state information in the graphic stream indicates that memory management for displaying graphics is started by a reproduction device by clearing stored contents of a coded data buffer.
グラフィクスストリーム内のステート情報は、ブラウジングユニットが光ディスクから読み出された際、コーデッドデータバッファの格納内容をクリアすることで、グラフィクスを表示するためのメモリ管理を、再生装置にスタートさせる旨を示す。 - 特許庁 - To provide an error correction system which reduces a time needed for error correction processing in a form of product code and can improve use efficiency of a buffer storage device by efficiently performing data transfer.
データ転送を効率的に行うことによって積符号形式の誤り訂正処理に要する時間を短縮し、且つバッファ記憶装置の使用効率を高めることができる誤り訂正システムを提供する。 - 特許庁 - First and second data input parts 150a and 150b of an output buffer 150 input a first output clock signal OUTP1X and a second output clock signal OUTP2X that is outputted while being always delayed from the clock signal OUTP1X.
出力バッファ１５０の第１及び第２データ入力部１５０ａ，１５０ｂは第１出力クロック信号OUTP1Xと同クロック信号OUTP1Xより常に遅れて出力される第２出力クロック信号OUTP2Xを入力する。 - 特許庁 - To obtain a page printer controller having buffer memories for storing the image data of a print page temporarily in a printer interface section in which initialization time of the controller is shortened at the time of turn on power.
本発明はプリンタインターフェイス部内に印刷ページのイメージデータを一時的に納めるためのバッファメモリを有するページプリンタ制御装置に関するものであり、電源投入時の制御装置初期化処理時間を短くする。 - 特許庁 - The signal light candidate detection part 23 detects sequential signal light candidates on the basis of colors and shapes in the images selected by the time-series order image selection part 22, and inputs them into the data buffer 24.
信号灯候補検出部２３は、時系列順画像選択部２２によって選択された画像中から色および形状に基づいて信号灯候補を順次に検出し、データバッファ２４に入力する。 - 特許庁 - To reduce, in a semiconductor storage device for reading multivalued data in time division, noise generated when many output buffer circuits operate simultaneously and prevent malfunction from being induced without affecting read speed.
多値データを時分割に読み出す半導体記憶装置において、読み出し速度に影響を与えずに、多数の出力バッファ回路が同時に動作することにより発生するノイズを低減し、誤動作の誘発を防止する。 - 特許庁 - An execution pipeline is constituted of respective processing blocks for encoding images and respective processing blocks and an external memory for transferring data in each macro block are unitarily constituted to monitor an FIFO buffer 13 for a variable length decoding part 12.
画像復号を行う各処理ブロックにより実行パイプラインを構成し、各処理とマクロブロック毎にデータ転送を行う外部メモリを一元化し、可変長復号化部１２のためのＦＩＦＯバッファ１３を監視する。 - 特許庁 - A multiplexer 48 inserts high-speed transmission identification information ID_High output from a high-speed transmission identification information generator 40, following an IFG (inter-frame gap) after a low-speed down data signal from a buffer 34.
多重装置４８は、バッファ３４からの低速下りデータ信号の後のＩＦＧに続いて、高速伝送識別情報発生装置４０から出力される高速伝送識別情報ＩＤ_Ｈｉｇｈを挿入する。 - 特許庁 - In download type video reception terminals 102 and 103, an underflow determining part 311 detects that the remaining capacity of a video data buffer 307 is continuously lower than a threshold for a predetermined time to stop video reception.
ダウンロード型映像受信端末１０２〜１０３では、映像データバッファ部３０７の残量が所定時間継続して閾値より低くなったことをアンダーフロー判定部３１１で検出し、映像受信を停止する。 - 特許庁 - The hardware control processing part 114 transmits the packet of transmission request onto a network by handling N control registers mapped in an I/O space on a main memory of an existing NIC 103 and a descriptor data buffer 115.
ハードウェア制御処理部１１４は、既存のＮＩＣ１０３の主記憶上のＩ／Ｏ空間にマップされたＮ個の制御レジスタ、及びディスクリプタデータバッファ１１５を操作して、該送信要求のパケットをネットワーク上に送信する。 - 特許庁 - To provide a semiconductor device which enables a high-speed data transfer by suppressing the distortion of a signal waveform based on transistor characteristics at an input buffer circuit for converting an external input signal into an internal signal.
外部入力信号を内部信号に変換する入力バッファ回路においてトランジスタ特性に基づく信号波形の歪みを抑制することにより高速なデータ転送を可能とする半導体装置を提供する。 - 特許庁 - In order to separate a transaction message to a message buffer, one or plural transaction journal logs written in a specified binary format and stored in one or plural financial institution application data bases are read.
トランザクション・メッセージをメッセージ・バッファへ分離するため、既定のバイナリ・フォーマットで書かれて、１つ又は複数の金融機関アプリケーション・データベースに記憶された１つ又は複数のトランザクション・ジャーナル・ログを読むことを含む。 - 特許庁 - In this case, a jitter buffer magnifying/reducing determining part 22 determines the propriety of thinning or drawling with respect to voice data in the reception packet, based on the jitter value of the reception packet, and generates a drawling or thinning request.
このとき、ジッタバッファ拡大・縮小判定部２２が前記受信パケットのジッタ値から受信パケット内の音声データに対して間延び又は間引きの要否を判定し、間延び又は間引き依頼を発生させる。 - 特許庁 - A reproduction terminal device, when a free space in a buffer is reserved (YES in S12), transmits preference information of a user to a distribution server (S18) and receives distribution of music data which suits the a user's preference in a streaming format (S21).
再生端末装置は、バッファに空き容量が確保されたら（Ｓ１２：ＹＥＳ）、ユーザの嗜好情報を配信サーバに送信し（Ｓ１８）、ストリーミング形式によってユーザの好みに合う楽曲データの配信を受ける（Ｓ２１）。 - 特許庁 - With this revised model, as there is no constraint to empty the buffer at this point, a relatively large amount of data can be allocated to the first picture after the random access point, instead of the fifth picture.
この修正モデルを用いれば、このポイントでバッファを空にするという制約がないので、比較的で大きなデータ量を、５番目のピクチャの代わりに、ランダムアクセスポイント後の最初のピクチャに割り当てることができる。 - 特許庁 - Also, a stop address (SIX) indicating the stop position of the DMA transfer operation is set, and the stop address is updated only by the quantity of data read from or written in the ring buffer, regardless of the DMA transfer operation.
また、ＤＭＡ転送動作の停止位置を示すストップアドレス（ＳＩＸ）を設定し、そのストップアドレスを、ＤＭＡ転送動作によらずにリングバッファに対して読み出しまたは書き込みされたデータの量だけ更新する。 - 特許庁 - To provide a process controller system capable of transferring tracking data properly even if the size of a tracking buffer is small, without affecting executing time of a process controller even if a transfer error occurs.
トラッキングバッファサイズが小さくても適正にトラッキングデータを転送でき、の転送異常が発生した場合もプロセスコントローラの実行時間に影響を与えることのないプロセスコントローラシステムを提供することである。 - 特許庁 - A control part 102 determines limit capacity based on a capacity limitation table 201 and a person management table 203 and creates an image file under the limit capacity in which image data stored in the buffer is recorded.
制御部１０２は、容量制限テーブル２０１と人物管理テーブル２０３から制限容量を決定し、バッファに蓄積された動画データを記録した画像ファイルであって、制限容量以下の画像ファイルを生成する。 - 特許庁 - Whether there is continuity between the sector address information of the reproduction sector and that of the subsequent sectors is decided (ST13), and only when there is continuity, are the data of the reproduction sector existing in the buffer made transferable to the host device (host) (ST14).
再生セクタと後続セクタのセクタアドレス情報に連続性があるか判断し(ST13)、連続性があるときのみ、バッファ内にある上述の再生セクタのデータを、上位装置（ホスト）に送出可能な状態にする(ST14)。 - 特許庁 - By switching flash memories 4, 5 through the processing of the loader software, the content (data 7b) of the flash memory 5 in the instrument 2 is copied into the flash memory 4 of the set main body 1, while making the RAM 6 function as a temporary buffer.
ローダーソフトの処理により、フラッシュメモリ４，５を切り替えながら、セット本体１のＲＡＭ６を一時バッファとして作用させ、治具２内のフラッシュメモリ５の内容（データ７ｂ）をセット本体１のフラッシュメモリ４にコピーする。 - 特許庁 - A buffer 107 stores output data of the FFT circuit 104 firstly and secondly, respectively, and S/N detection circuit 106 calculates an S/N value and outputs it to an FFT window control circuit A105.
１回目と２回目それぞれにおいて、バッファ１０７ではＦＦＴ回路１０４の出力データを保存し、Ｓ／Ｎ検出回路１０６ではＳ／Ｎ値を計算し、ＦＦＴウィンドウ制御回路Ａ１０５に出力する。 - 特許庁 - To share one network device from a plurality of OSs, to avoid performance deterioration by a copy operation also in transmission/reception of data, and to make an excess buffer unnecessary regarding a virtual machine system in which the plurality of OSs operate.
複数のＯＳが動作する仮想計算機システムに関し、複数のＯＳから同一のネットワークデバイスを共有し、データの送受信の際にもコピー動作による性能低下が生じず、余計なバッファも不要とする。 - 特許庁 - A transmission destination ID related to the protocol information of the super frame is extracted, and when the transmission destination ID coincides with the ID of the present device, the sound data are read from the buffer and the reproduction of the sound is started from the time t7.
該スーパーフレームのプロトコル情報に係る送信先ＩＤを抽出し、該送信先ＩＤが自機のＩＤに一致するならば、バッファから音声データを読み出して、音声を時刻ｔ７から再生開始する。 - 特許庁 - In a hardware-based logical emulation environment, communication of time multiplexed data signals among clock regions is controlled during emulation, by using a buffer 30 inserted into a common signal path among the asynchronous clock regions.
ハードウェア・ベースの論理エミュレーション環境で非同期クロック領域間の共通信号経路に挿入されたバッファ３０を利用して、エミュレーション中にクロック領域間の時間多重化データ信号の通信を管理する。 - 特許庁 - An MPU 2 writes the printing data independently into an image buffer 3 when it receives a printing datum corresponding to a frame format and a printing datum corresponding to a text to be printed overlappingly on the frame format.
ＭＰＵ２は、枠書式に対応する印刷データ，及び、この枠書式に重ねて印刷されるテキストに対応する印刷データを受信すると、これらの印刷データを、独立して画像バッファ３内に書き込む。 - 特許庁 - Data read out of the other buffer on a readout operation side between the buffers 46 and 47 are inputted to a recording and reproduction part by DMA transfer, etc., through a 32-bit width PCI bus 50.
バッファ４６及び４７のうち、読み出し動作側にある他方のバッファから読み出されたデータは、３２ビット幅のＰＣＩバス５０を介してＤＭＡ転送等を用い記録・再生部に入力されて記録される。 - 特許庁 - The 12-segment video decoding section 105 performs fast decoding of the video image stream data for one-segment broadcasting in the stream buffer 111 when the output display selection is switched to one-segment broadcasting from 12-segment broadcasting.
１２セグビデオデコード部１０５は、１２セグ放送から１セグ放送へ出力表示の選択が切り換えられたときに、ストリームバッファ１１１に保持された１セグ放送の映像ストリームデータを高速デコード処理する。 - 特許庁 - Digital audio data inputted to a digital input terminal 11 from a CD reproducing device 15 is recorded temporarily in a memory buffer 29 making a track as a unit, and the maximum input audio level is detected by a peak detecting section 30.
ＣＤ再生装置15からディジタル入力端子11へ入力されて来るディジタルオーディオデータは、トラックを単位に一旦、メモリーバッファ29に記録するとともに、ピーク検出部30により最大入力オーディオレベルが検知される。 - 特許庁 - To secure the write-in of the write data held in a buffer RAM before resetting in case that a magnetic disk device detecting vibration is reset by a host system or a user while the device waits the restoration of the vibration.
振動を検知した磁気ディスク装置が振動収束を待つ間に上位システムあるいはユーザによってリセットされるケースに対し、リセット前にバッファＲＡＭに保持していたライトデータの書込みを保障する。 - 特許庁 - The synchronizing output enable-signal OEB-SYNC is supplied to a ready control circuit 2 and an output buffer circuit 3, and output control of data output and a ready signal RDY is performed synchronizing with the clock signal CLK.
同期化出力イネーブル信号ＯＥＢ＿ＳＹＮＣはレディ制御回路２、出力バッファ回路３に供給され、データ出力とレディ信号ＲＤＹとの出力制御がクロック信号ＣＬＫに同期して行われる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
