「data buffer」を含む例文一覧(6933)
＜前へ 1 2 .... 121 122 123 124 125 126 127 128 129 .... 138 139 次へ＞- In an optical disk device 1, when data recorded/reproduced on an optical disk 11 are moving image contents, the area of a buffer memory 17 of a predetermined capacity is set in a memory 16 to be mounted according to a used optical disk.
光ディスク装置１において、光ディスク１１に記録再生するデータが動画コンテンツであるとき、搭載するメモリ１６の中に使用する光ディスクに応じて所定容量のバッファメモリ１７の領域を設定する。 - 特許庁 - A control portion 111 causes a line base synthesis filter portion 213 to perform a line based wavelet inverse transform for every lowest band component P line, to generate the image data of base band of one line, and a buffer 122 to hold it.
制御部１１１は、ラインベース合成フィルタ部２１３に、最低域成分Pライン毎にラインベースウェーブレット逆変換を行わせ、１ラインのベースバンドの画像データを生成させ、それをバッファ１２２に保持させる。 - 特許庁 - The presence or absence of driving transferred from the shift register in the state of keeping the first switch held closed to the latch circuit side is memorized in the latch circuit and the output of the buffer circuit is controlled by opening and closing the second switch based on the memorized data.
第１スイッチをラッチ回路側に閉じた状態でシフトレジスタから転送される駆動の有無をラッチ回路に記憶させ、記憶データに基づいて第２スイッチを開閉してバッファ回路の出力を制御する。 - 特許庁 - A control unit 44 clears any data in a receive buffer 42 when an out-of-paper error occurs and printing stops, and reports the out-of-paper error and printing stoppage to a host computer 30 (transmission of a clear response 1).
制御部４４は、単票用紙無し印刷停止発生時に、受信バッファ４２内のデータをクリアさせるとともに、ホストコンピュータ３０へ単票用紙無し印刷停止となったことを通知（クリアレスポンス１の送信）する。 - 特許庁 - To realize a variable length packet switch that conducts switching in matching with a characteristic of traffic while suppressing a cost of a data transfer path and the switch while utilizing features of a cross point buffer system where input output ports are asynchronously in operation.
各入出力ポートが非同期で動作するクロスポイントバッファ方式の特長をいかしながら、データ転送バス、スイッチのコストを抑え、トラフィックの特性に合わせたスイッチングを行う可変長パケットスイッチを実現する。 - 特許庁 - To provide an audio decoder that can reproduce audio data with high sound quality without sound interruption or the like by allowing a buffer memory not to cause underflow even on the occurrence of a missing PES packet due to deterioration depending on a state of a transmission channel.
伝送路状態の劣化によりＰＥＳパケットに欠落が発生しても、バッファメモリにおいてアンダーフローが生じないようにし、これにより音切れ等のない高品質のオーディオ再生を行えるようにする。 - 特許庁 - A Huffman decoder 350 receives data in 36-bit via a buffer RAM 200, detects a restart marker, depending on the marker flag and applies the decoding processing, while properly resetting a DC component on the basis thereof.
この３６ビットのデータをバッファＲＡＭ２００を介してハフマン復号化器３５０に入力し、マーカーフラグよりリスタートマーカーを検出し、これに基づいてＤＣ成分値を適宜リセットしながら復号化処理を行なう。 - 特許庁 - When detecting absence of vacancy in the reception buffer which is provided at itself, the wireless communication apparatus STA2 transmits a substitute beacon 2004 including information that data transmission has to be stopped to the wireless communication apparatus STA1.
無線通信装置ＳＴＡ２は自身が備える受信バッファに空きがないことを検出するとデータの送信を停止すべき旨を含んだ代理ビーコン２００４を無線通信装置ＳＴＡ１に送信する。 - 特許庁 - A message-handling section 2 of a data processing module (CAN module) scans a message buffer for buffering a transmission message and a reception message, and determines the transmission candidate message according to an identifier given to each message.
データ処理モジュール（ＣＡＮモジュール）のメッセージハンドリング部２は、送信メッセージ及び受信メッセージがバッファされるメッセージバッファを走査して各メッセージに与えられた識別子に従って送信候補メッセージを決定しておく。 - 特許庁 - By a band allocation multiplex instruction J, the channel of a channel selection switch 5 is forcibly selected, switched and connected, storage data from the input buffer corresponding to the selected channel are multiplexed 1 and a securing band is secured.
帯域割当多重指示Ｊで、チャネル選択スイッチ５のチャネルを強制的に選択切替接続し、選択されたチャネルに対応する入力バッファからの蓄積データを多重し、確保帯域を確保する。 - 特許庁 - Image data VDATA provided to an input processor 11A are passed through a filter 12, stored in an FIFO buffer 13, then read out sequentially from an output section 14A, and transferred to the outside.
入力処理部１１Ａに与えられた画像データＶＤＡＴＡは、フィルタ１２でフィルタ処理が施されてＦＩＦＯバッファ１３に格納された後、出力部１４Ａから順次読み出されて外部へ転送される。 - 特許庁 - An image processor which performs rotation processing for input image data from an image input portion 12 to generate and output a rotated image from an image output portion 15 secures a buffer of irreducible size needed for the rotation processing according to the angle of rotation of the rotated image in an input buffer portion 13.
画像入力部１２からの入力画像データに対して回転処理を施して回転画像を生成して画像出力部１５から出力する画像処理装置において、制御部１１による制御の下に、回転画像の回転角度に応じて回転処理に必要な最小限のサイズのバッファを入力バッファメモリ部１３に確保する。 - 特許庁 - When the result indicates that the redundancy is not deteriorated, the data element stored in the selected storage region is moved to a region for a buffer of the selected physical storage region whose load is low, and the logical address space of the logical volume corresponding to the selected storage region is associated with the region for a buffer.
その判断結果が、冗長性が低下しないとの判断結果であるならば、上記選択された記憶領域に記憶されているデータ要素を、上記選択された負荷の低い物理記憶装置が有するバッファ用領域に移動し、選択された記憶領域に対応する、論理ボリュームの論理アドレス空間を、そのバッファ用領域に対応付ける。 - 特許庁 - The image processing device comprises: a priority calculation part for obtaining priority with respect to each frame of input moving image data; a control part for determining a plurality of frames to be held in a frame buffer on the basis of the priority; and a super-resolution processing part for performing the super-resolution processing by use of all or a part of the frames held in the frame buffer.
画像処理装置は、入力動画像データの各フレームについて優先度を求める優先度算出部と、優先度に基づいてフレームバッファに保持する複数のフレームを決定する制御部と、フレームバッファに保持された複数のフレームの全部又は一部を用いて超解像処理を実行する超解像処理部を含む。 - 特許庁 - The signal drive circuit comprises: a digital/analog converter (DAC) producing a primary analog voltage based on digital data; and an output circuit that selectively outputs a secondary analog voltage to a load by an analog buffer based on the primary analog voltage, or selectively outputs the primary analog voltage to a load without passing through the analog buffer.
信号駆動回路は、デジタルデータに基づいて第一アナログ電圧を発生するデジタル／アナログコンバータ（ＤＡＣ）と、第一アナログ電圧に基づいてアナログバッファによって第二アナログ電圧をロードに選択的に出力、またはアナログバッファを通過することなしに第一アナログ電圧をロードに選択的に出力する出力回路とを含む。 - 特許庁 - The signal driving circuit includes the digital-to-analog converter (DAC) which generates the first analog voltage based on the digital data, and the output circuit which selectively outputs the second analog voltage to a load by the analog buffer based on the first analog voltage or selectively outputs the first analog voltage to the load without passing through the analog buffer.
デジタルデータに基づいて第一アナログ電圧を発生するデジタル／アナログコンバータ（ＤＡＣ）、前記第一アナログ電圧に基づいて、アナログバッファによって第二アナログ電圧をロードに選択的に出力、または前記アナログバッファを通過することなしに、前記第一アナログ電圧を前記ロードに選択的に出力する出力回路を含む信号駆動回路。 - 特許庁 - When a mode setting switch 143 is set to a 'character display mode', a character recognition part 20 recognizes the character from digital image data stored in a frame buffer 13 based on character pattern information stored in a character information file 21, and the character expressed by an outline font corresponding to the recognized character is stored in a character recognition buffer 22.
モード設定スイッチ１４３が「文字表示モード」に設定されている場合に、文字認識処理部２０は、文字情報ファイル２１に記憶されている文字パターン情報に基づいて、フレームバファ１３に記憶されているデジタル画像データから文字を認識し、この認識した文字に対応するアウトラインフォントにより表される文字を文字認識バッファ２２に記憶させる。 - 特許庁 - The image data relocation processing part 150 includes a circuit 180 which, based on a horizontal direction pixel count, decides or changes a processing bank count of the buffer memory, a circuit 172 which, based on the decided or changed processing bank count, writes into the buffer memory 160, and a circuit 174 which writes, based on the processing bank count.
前記画像データ再配置処理部１５０は、水平方向画素数にもとづいて、前記バッファメモリの処理バンク数を決定又は変更する回路１８０と、決定又は変更された前記処理バンク数に基づいてバッファメモリ１６０に書き込みを行う回路１７２と、前記処理バンク数にもとづいて書き込みを行う回路１７４とを含む。 - 特許庁 - When a mode setting switch 143 is set in a "character display mode", a character recognizing processing part 20 recognizes the character from digital image data stored in a frame buffer 13 on the basis of character pattern information stored in a character information file 21, and stores the character expressed by an outline font corresponding to this recognized character in a character recognizing buffer 22.
モード設定スイッチ１４３が「文字表示モード」に設定されている場合に、文字認識処理部２０は、文字情報ファイル２１に記憶されている文字パターン情報に基づいて、フレームバファ１３に記憶されているデジタル画像データから文字を認識し、この認識した文字に対応するアウトラインフォントにより表される文字を文字認識バッファ２２に記憶させる。 - 特許庁 - The base station can receive feedback for controlling scheduling of uplink data transmission between the mobile terminal and the base station, can estimate the buffer occupancy at the mobile terminal based on the feedback received, and can switch the mobile terminal from a scheduling mode presently used for uplink transmission to another scheduling mode based on the estimated buffer occupancy.
移動端末と基地局間のアップリンクデータ伝送のスケジューリングを制御するためのフィードバックを受信することと、受信されたフィードバックに基づいて移動端末のバッファ占有を推定することと、推定されたバッファ占有に基づいて移動端末を、アップリンク伝送のために現在使用されるスケジューリングモードから他のスケジューリングモードに切替えることを提案する。 - 特許庁 - A graphic image is prepared for a computer display, together with information on depth of field, by generating the clear image of the scene, generates the blurry image of the scene, generates a z buffer image, and generates an alpha channel RGBA image formed of a clear image, a blurry image, and the alpha blend of the z buffer image data.
グラフィック画像が、シーンの鮮明な画像を生成し、シーンのぼやけた画像を生成し、さらに、ｚバッファ画像を生成し、鮮明な画策、およびぼやけた画策、およびｚバッファ画像データのアルファブレンドから成るアルファチャンネルＲＧＢＡ画像を生成することにより、コンピュータディスプレイのために、被写界深度情報を伴って作成される。 - 特許庁 - A processing constructing part 42 constructs an image processing section constituted by connecting one or more image processing modules selected from among several types of registered image processing modules with a buffer module connected to at least the pre-stage and post-stage of each image processing module, and equipped with a buffer for storing image data in pipe line configurations or DAG configurations.
処理構築部42は、登録されている複数種の画像処理モジュールの中から選択した１つ以上の画像処理モジュールと、個々の画像処理モジュールの前段及び後段の少なくとも一方に連結され画像データを記憶するためのバッファを備えたバッファモジュールと、がパイプライン形態又はＤＡＧ形態で連結されて成る画像処理部を構築する。 - 特許庁 - Since the memory has a buffer area as to a magnifying/reducing direction and a scrolling direction, when a user performs magnifying operations or scrolling operations continuously, a system controller detects the continuity of operations to make the camera start the advance read-in processing of the pertinent map data of the buffer area before the displaying of the display area is started.
画像メモリは拡大／縮小方向及びスクロール方向についてのバッファー領域を有しており、ユーザーが拡大操作又はスクロール操作を連続して行うと、システムコントローラが操作の連続性を検知し、当該表示エリアの表示が始まる前に、前記バッファー領域に該当する地図データの先行読み込み処理を開始する。 - 特許庁 - In the communication system for transmitting stream data requiring real-time transmission between the transmitter and the receiver, the receiver 2 has a jitter absorber 24 for adjusting timing for reading packets accumulated in a reception buffer 25, according to the amount of accumulation of packets in the reception buffer 25 and a communication state evaluated by a communication state evaluation section 26.
リアルタイム伝送が必要なストリームデータを送受信装置間で伝送する通信システムにおいて、受信装置２は、受信バッファ２５のパケット蓄積量と通信状態評価部２６が評価した通信状態とに応じて受信バッファ２５に蓄えられているバケットを読み出すタイミングを調整するジッタ吸収部２４を備えている。 - 特許庁 - Further, the image processing apparatus is provided with a thumbnail generating section 207 for generating a reduced image from the received image data and a thumbnail buffer 108 for storing the generated reduced image, and when the reduced image by one tile is produced, the reduced image is read from the thumbnail buffer 108 and the first compression processing section 103 compresses the read tile.
さらに、本画像処理装置は、入力された画像データから縮小画像を生成するサムネイル生成部２０７と、生成された縮小画像を記憶するサムネイルバッファ１０８とを備え、縮小画像が１タイル分生成された場合、サムネイルバッファ１０８から縮小画像が読み出されて第１圧縮処理部１０３が読み出されたタイルを圧縮する。 - 特許庁 - For example, when a write request packet of an address identical to that of a read request packet accumulated by the input buffer is present, data written to the common memory by the write request packet are transmitted to a processor as the result of execution of the read request packet, and the read request packet in the input buffer is canceled.
例えば、入力バッファに蓄積されたリード要求リクエストパケットと同一アドレスのライト要求リクエストパケットが存在する場合には、ライト要求リクエストパケットによって共有メモリに書き込まれるデータをリード要求リクエストパケットの実行結果としてプロセッサに送るとともに、入力バッファ中のリード要求リクエストパケットをキャンセルする - 特許庁 - A buffer capacity monitoring part 109 monitors the capacity of the preceding stage buffer part 101 on the basis of values set in an upper limit threshold register part 107 and a lower limit threshold register part 108, and adds/ subtracts values held in a CLK increase register part 105 and a CLK decrease register part 106 to/from a value set in the data transfer interval register part 103.
また、バッファ容量監視部１０９において、上限閾値レジスタ部１０７及び下限閾値レジスタ部１０８に設定された値を基に前記前段バッファ部１０１の容量を監視し、前記データ転送間隔レジスタ部１０３に設定された値からＣＬＫ増加レジスタ部１０５及びＣＬＫ減少レジスタ部１０６に保持された値を加算減算する。 - 特許庁 - It is characterized to comprises a storing means 12 which encodes input data in each block, and stores created coded symbols in an external memory device 14, and a means 16 which transfer coded symbols necessary for convolutional coding from the external memory device 14 to a memory buffer 18, and a means 20 which carries out convolutional coding of the coded symbols arranged in the memory buffer 18.
入力データをブロック毎に符号化し、生成された符号化シンボルを外部記憶装置１４に蓄積する手段１２と、畳み込み符号化に必要な符号化シンボルを、外部記憶装置１４からメモリバッファ１８に転送する手段１６と、メモリバッファ１８内に配置された符号化シンボルを畳み込み符号化する手段２０とを備えた符号化装置１０。 - 特許庁 - When a memory processing request is issued from a processor 10, a cache control circuit 280 retrieves both of the cache tag memory 260 and the cache tag buffer 270, and in the case that a target cache block is present in the cache tag buffer 270, a cache data memory 250 is accessed by using the information of the cache block without waiting for the retrieved result of the cache tag memory 260.
キャッシュ制御回路２８０は、プロセッサ１０からメモリ処理要求が発行された際に、キャッシュタグメモリ２６０とキャッシュタグバッファ２７０の両方を検索し、キャッシュタグバッファ２７０に目的のキャッシュブロックが存在する場合、キャッシュタグメモリ２６０の検索結果を待たずに、該キャッシュブロックの情報を使用してキャッシュデータメモリ２５０をアクセスする。 - 特許庁 - The data stored in the buffer memory 13 are read by a buffer control part 12 in order according to the 1st address value of the transfer-source device 20 and the 2nd address value of a transfer-destination device 30, and a master write control part 14 outputs them at a burst to the successive address areas of the transfer- destination device 30 following the 2nd address value.
バッファメモリ１３に格納された各データは、転送元デバイス２０における第１アドレス値と転送先デバイス３０における第２アドレス値とに基づいてバッファ制御部１２により順次に読み出されて、マスタライト制御部１４により、転送先デバイス３０における第２アドレス値以降の連続するアドレス領域に対してバースト出力される。 - 特許庁 - In the memory 1, the driving capacity of the I/O buffer 11a outputting the DQ and the driving capacity of the I/O buffer 11b outputting the DQS are varied and controlled independently of each other, so the DQ and DQS can be outputted in the timing where the DQS changes in logic almost in the middle of the data effective period of the DQ.
メモリ１の内部にて、ＤＱを出力するＩ／Ｏバッファ１１ａの駆動能力とＤＱＳを出力するＩ／Ｏバッファ１１ｂの駆動能力をそれぞれ独立に可変制御するため、ＤＱのデータ有効期間の中間付近でＤＱＳの論理が変化するようなタイミングでＤＱとＤＱＳを出力することができる。 - 特許庁 - The performance determination testing medium having a recorded area 102 and an unrecorded area 103 is used, performance determination testing data is read from the recorded area 102 in the performance determination testing of the information recording/reproducing device, and the data is temporarily stored in a buffer memory, whereby the performance testing is carried out without making any performance determination test data in the information recording/reproducing device.
既記録領域１０２と未記録領域１０３とを有する性能判定試験媒体を用い、情報記録再生装置の性能判定試験時に既記録領域１０２から性能判定試験データを読み出し、該データをバッファメモリに一時的に格納することで、情報記録再生装置内で性能判定試験データを作成することなく性能判定試験を実行する。 - 特許庁 - The data recording/reproducing device 100 is provided with a general input/output interface part (ATA) 102 and an exclusive input/output interface part 101 and constituted so as to directly interface AV stream data with an AV information compressor 112 or an AV information expander 113 connected to the exclusive input/output interface part 101 while buffering the data in the buffer memory 103.
データ記録再生装置１００は、汎用入出力インタフェース部（ＡＴＡ）１０２に加え、専用入出力インタフェース部１０１を備え、バッファメモリ１０３でバッファリングしながら、専用入出力インタフェース部１０１に接続された、ＡＶ情報圧縮器１１２又はＡＶ情報伸張器１１３とＡＶストリームデータを直接インタフェースできる構成を有している。 - 特許庁 - In OS control, voice A/D conversion control is executed, an input voice signal is converted to voice digital data by a digital/analog mutual conversion section 14, the converted voice digital data is stored into a voice digital data storage buffer section 15 and thereafter, the priority of the processing to be executed by voice compression is set at the lower priority of the other processing and the voice compression control is executed.
ＯＳ制御は、音声Ａ／Ｄ変換制御を実行し、入力された音声信号をデジタル／アナログ相互変換部１４によって音声デジタルデータに変換し、変換された音声デジタルデータを音声デジタルデータ格納バッファ部１５に記憶させた後、音声圧縮制御が行う処理の優先順位を他の処理よりも低い優先順位にして、音声圧縮制御を実行する。 - 特許庁 - In the case of applying hierarchical sharing for a transport stream TS signal used for a digital broadcast to the TS signal in the MPEG 2 format by a PID filter 1, a hierarchical information discrimination/control 12 analyzes hierarchical information data to optionally designate data written from a memory 9 to a PSI/SI hierarchical buffer 13 and adjusts the data quantity.
ＰＩＤフィルタ１により、ＭＰＥＧ２フォーマットのＴＳ信号（トンスポートストリーム信号）を、ディジタル放送で使用されるＴＳ信号における階層振分けを行うに際し、階層情報判別・制御１２によって階層情報データを解析し、メモリ９からＰＳＩ／ＳＩ階層バッファ１３に書込むデータを任意に指定し、かつそのデータ量を調整するようにする。 - 特許庁 - In the receiver that copes with the case that transmission data consisting of one module or over by a carousel system as a transmission system while scene data for one scene are selected to be one module as a principle, modules of scene data that are extracted from a carousel stored in a queue 71 and received by a DSM-CC buffer 91 are decided according to priority of scene.
伝送方式として、１シーン分のシーンデータが原則１モジュールとされたうえで、１以上のモジュールからなる伝送データをカルーセル方式により伝送する場合に対応する受信装置として、カルーセルから抽出してキュー７１に蓄積し、更にＤＳＭ−ＣＣバッファ９１に取り込むべきシーンデータとしてのモジュールを、シーンの優先順位に従って決定する。 - 特許庁 - The texture data stored in the texture buffer 3 are worked on the basis of unit textures 40 by satisfying conditions that the number of the unit textures 40 based on texture data corresponding to the small extension/reduction rate of the unit textures is larger than the number of the unit textures 40 based on texture data corresponding to the large extension/reduction rate of the unit textures.
テクスチャバッファ３に保持されるテクスチャデータは、単位テクスチャの拡大縮小率の小さいものに対応したテクスチャデータが基礎とする単位テクスチャ４０の数は、単位テクスチャの拡大縮小率の大きいものに対応したテクスチャデータが基礎とする単位テクスチャ４０の数より多いという条件を満たして、単位テクスチャを基にして加工されたものである。 - 特許庁 - The reproducing apparatus 100 is provided with: a Demux 104 for demultiplexing and extracting audio and video data and a PTS from TS data; buffers 105, 106 for temporarily storing each of the extracted data; and a simple AV synchronization section 107 for acquiring and managing each PTS and a corresponding buffer address thereto from the Demux 104.
本発明にかかる再生装置は、再生装置１００であって、ＴＳデータからオーディオ及びビデオのデータとＰＴＳとを分離抽出するＤｅｍｕｘ１０４と、抽出された各データを一時的に格納するバッファ１０５、１０６と、特殊再生時、Ｄｅｍｕｘ１０４から、各ＰＴＳとそれに対応するバッファアドレスを取得して管理する簡易ＡＶ同期部１０７とを備える。 - 特許庁 - An input/output buffer 80 of the synchronous semiconductor memory device 100 receives a test mode signal from a control circuit 410, takes in data from a terminal 421 synchronizing with a clock signal CLK, writes it in a memory array 60, and outputs read-out data from the memory array 60 to the terminal 421 synchronizing with an internal data strobe signal from a DQS signal generating circuit 70.
同期型半導体記憶装置１００の入出力バッファ８０は、コントロール回路４１０からのテストモード信号を受けてクロック信号ＣＬＫに同期して端子４２１からデータを取込み、メモリアレイ６０に書込むとともに、メモリアレイ６０からの読出データをＤＱＳ信号発生回路７０からの内部データストローブ信号に同期して端子４２１へ出力する。 - 特許庁 - The received voice packet is temporarily recorded in a voice buffer, the reading reproduction interval of the recorded voice packet is controlled by the reproduction request signal, and the reproduction timing of the voice packet to frame data is varied per reproduction clock unit, thereby reproducing without any change, discarding or inserting voice sample data per the reproduction clock unit to generate reproduced data.
受信された前記音声パケットを音声バッファに一時的に記録し、その記録された音声パケットの読み出し再生間隔が再生要求信号により制御されて、音声パケットのフレームデータへの再生タイミングを再生クロック単位で変化させることにより、音声サンプルデータを前記再生クロック単位でそのまま再生または廃棄もしくは挿入して再生データを生成する。 - 特許庁 - At the time of writing the movement of the part of the legs of the racing horse inside a frame buffer 35, a GPU 34 thins and reads the position coordinate data for the respective frames corresponding to the display speed of a race and performs a three- dimensional image processing based on them.
ＧＰＵ３４は、競走馬の脚の部分の動きをフレームバッファ３５内に書き込む際、レースの表示速度に応じて各コマごとの位置座標データを間引いて読み出し、これらを基にして３次元の画像処理を行う。 - 特許庁 - In the data receiver 100, a timing for outputting each packet stored in a buffer 3 is determined based on the value of time stamps corresponding to respective received packets and the value at a counter section 5.
データ受信装置１００においては、受信されたパケットそれぞれに対応するタイムスタンプの値とカウンタ部５の値とに基づいて、バッファ３に格納されたパケット毎に当該パケットをバッファ３から出力する出力タイミングが決定される。 - 特許庁 - To solve problems that circuits such as an address generation circuit and a buffer for selecting an input/output data bus are required and circuit scale increases since frame rate of an input video signal is converted into twice as high as a high speed memory in the conventional manner.
従来は、高速メモリを用いて入力映像信号のフレームレートを２倍に変換しているため、アドレス生成回路や、入出力データバスを選択するバッファ等の回路が必要であり、回路規模が増大する。 - 特許庁 - If the SLM does not include a memory buffer, and if the image is displayed when it is written, all data of the SLM must be deleted after the sub-panel is displayed, and before the next sub-panel is written.
ＳＬＭが記憶バッファを備えていなければおよびイメージがそれが書かれているとき表示されれば、ＳＬＭのすべてのデータはサブパネルが表示された後、そして次のサブパネルが書かれている前に消されなければならない。 - 特許庁 - A control is performed in such a manner that the deceleration starting position for the carriage may be set at a position where the recording by an inkjet recording head is not performed from recording data which is developed in a buffer which is used for one scanning recording of the inkjet recording head.
インクジェット記録ヘッドの１走査記録に用いられるバッファに展開された記録データに基づいて、インクジェット記録ヘッドによる記録がなされないような位置にキャリッジの減速開始位置を設定するよう制御する。 - 特許庁 - A linearity correction section 5 is provided with a line buffer 6 capable of returning R, G, B digital data of coordinates X, Y designated by a CPU 4 on an image to the CPU 4; the CPU 4 being capable of designating the coordinates X, Y on the image.
リニアリティ補正部５内に、ＣＰＵ４から画面上の座標Ｘ、Ｙを指定でき、かつ、ＣＰＵ４から指定された座標のＲ，Ｇ，ＢそれぞれのデジタルデータをＣＰＵ４に返すことができるラインバッファ６を設ける。 - 特許庁 - When the effectiveness of the primary set data is not confirmed by this decision circuit 39, a PASS/FAIL signal (=L) to be fixed by a status circuit 35 is output to outside via an I/O buffer 25.
この判定回路３９によって初期設定データの有効性が確認されない場合、ステータス回路３５により固定されるＰＡＳＳ／ＦＡＩＬ信号（＝Ｌ）を、Ｉ／Ｏバッファ２５を介して外部に出力する構成となっている。 - 特許庁 - In AV data, for example, look-ahead is emphasized since its look-ahead effectiveness is high because of its continuity, thereby, the cache memory is laid in a state suitable for a buffer-like cache operation based on the continuous read from a storage medium such as disc.
例えばＡＶデータの場合はその連続性により先読みの有効性が高いため先読み重視とし、これによってディスク等の記録媒体からの連続的な読出に基づくバッファ的なキャッシュ動作に適した状態とする。 - 特許庁 - To provide an information recording method and information recorder capable of recording data so as to be accurately reproduced by utilizing a DVD-R recording area even when an underrun occurs in a buffer memory.
バッファメモリにおいてアンダーランが生じた場合でも、ＤＶＤ−Ｒの記録領域を無駄にすることがなく、且つ再生時に正確に再生することができるようにデータを記録することが可能な情報記録方法及び装置を提供する。 - 特許庁 - When the cause of abnormality is analyzed, an input signal is reproduced by reading out data stored in the cell buffer 14 thus realizing a concentrator/multiplexer in which the processing operation can be analyzed easily on the occurrence of abnormality.
異常発生の原因を解析する際には、前記セルバッファ１４に貯えたデータを読み出して入力信号を再現するすることで、容易に異常発生時の処理動作を解析可能な集線多重化装置が実現できる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
