「data buffer」を含む例文一覧(6931)
＜前へ 1 2 .... 125 126 127 128 129 130 131 132 133 .... 138 139 次へ＞- An area 215 for a unit frame for preparing drawing data by a VDP 183 is provided in the video RAM 204 of a display controller 83, and the prepared drawing data are transferred through a signal path SC1 for drawing signals to an image processing device 206 and stored in a buffer 214 for the device.
表示制御装置８３のビデオＲＡＭ２０４にはＶＤＰ１８３によって描画データが作成される単位フレーム用エリア２１５が設けられており、この作成された描画データは描画信号用の信号経路ＳＣ１を通じて画像処理デバイス２０６に転送されてデバイス用バッファ２１４に格納される。 - 特許庁 - Storage locations in the buffer 30 are associated with specified steps of evaluation cycles of the areas in a transmitting circuit and the receiving circuit, so that data writing and data reading are executed to the storage locations based on steps of present evaluations performed in each cycle in the transmitting and receiving circuits.
バッファ内の記憶位置は、送信回路クロック領域および受信回路クロック領域の各々の評価サイクルの特定のステップと関連し、送信回路および受信回路のそれぞれの評価サイクル内で行われている現在評価ステップに基づいて、バッファ内の記憶位置に対してデータ書込みおよび読取りを行う。 - 特許庁 - A communication circuit device comprises: a processing part performing radio communication processing; a host interface performing interface processing with a host; and a reception buffer to which reception data included by a packet received from a partner side communication circuit device is written, and from which the host reads out the received data through the host interface.
通信回路装置は、無線通信処理を行う処理部と、ホストとの間のインターフェース処理を行うホストインターフェースと、相手側通信回路装置から受信したパケットに含まれる受信データが書き込まれ、ホストインターフェースを介して前記ホストにより受信データが読み出される受信バッファーを含む。 - 特許庁 - A transmit signal switching part 104 outputs the output signal of an error correction encoding part 102 to a modulation part 106 when inputting a signal requesting new data transmission and outputs a signal accumulated in a buffer 103 to the modulation part 106 when inputting a signal requesting data resending.
送信信号切替え部１０４は、新規データ送信を要求する信号を入力した場合、誤り訂正符号化部１０２の出力信号を変調部１０６に出力し、データ再送を要求する信号を入力した場合、バッファ１０３に蓄積されている信号を変調部１０６に出力する。 - 特許庁 - In a processor module on the receiving side, a cache controller detects that the header is rewritten, reads communication data stored in the buffer corresponding to the address information stored in the header, stores the address information in a new cache tag, stores the communication data in a cache block, and then interrupts the processor.
受信側のプロセッサモジュールでは、キャッシュコントローラが、ヘッダが書き換えられたことを検出して、ヘッダに格納されたアドレス情報に対応するバッファに格納されている通信データをリードし、アドレス情報を新たなキャッシュタグに格納するとともに、通信データをキャッシュブロックに格納した後、プロセッサに割込みをかける。 - 特許庁 - The buffer circuit comprises a first flip flop for synchronously outputting an impedance code to a Pch driver circuit in a pre-driver circuit with externally fed data signals, and a second flip flop for outputting an impedance code to an Nch driver circuit, in the pre-driver circuit synchronously with externally fed data signals.
外部から供給されるデータ信号に同期してインピーダンスコードをプリドライバ回路のＰｃｈ駆動回路へ出力する第１のフリップフロップと、外部から供給されるデータ信号の同期してインピーダンスコードをプリドライバ回路のＮｃｈ駆動回路へ出力する第２のフリップフロップとを有する構成とする。 - 特許庁 - The video RAM 604 of a display controller 483 is provided with an area 615 for a unit frame wherein drawing data are prepared by a VDP 583, and the prepared drawing data are transferred via a signal route SC1 for drawing signals to an image processing device 606 and stored in a buffer 614 for a device.
表示制御装置４８３のビデオＲＡＭ６０４にはＶＤＰ５８３によって描画データが作成される単位フレーム用エリア６１５が設けられており、この作成された描画データは描画信号用の信号経路ＳＣ１を通じて画像処理デバイス６０６に転送されてデバイス用バッファ６１４に格納される。 - 特許庁 - The control unit 100 selects the recording area of a writing bit rate whose power consumption is lower than a predetermined value among recording areas of different writing rates on the hard disk 11 according to the transfer bit rate of the input data to the write buffer 31, and performs control so as to record data in this recording area.
制御部１００は、ハードディスク１１上の書き込みレートの異なる記録領域の中から、入力データのライトバッファ３１への転送ビットレートとに応じて、消費電力が所定値よりも低くなる書き込みレートの記録領域を選択し、この記録領域にデータを記録するように制御する。 - 特許庁 - A displayed image production section 26 reads out an original image from the frame buffer 22, and also displays data in the ROI region expanded by the ROI region expansion section 24 on a display device 50 by reading out the data in the ROI region instead of the original image in the ROI region set on the original image and its peripheral regions.
表示画像生成部２６は、フレームバッファ２２から原画像を読み出すとともに、原画像に設定されたＲＯＩ領域及びその周辺領域においては、ＲＯＩ領域拡大部２４で拡大されたＲＯＩ領域のデータを原画像の代わりに読み出して、表示装置５０に表示させる。 - 特許庁 - By the repetition of such line based wavelet inverse transform, as soon as the base band image data are stored as much as a predetermined L line in the buffer 122, the control portion 111 causes a line base analysis filter portion 311 to perform a line based wavelet transform to the base band image data as much as the L line.
このようなラインベースウェーブレット逆変換処理が繰り返されることにより、バッファ１２２にベースバンドの画像データが所定のＬライン分蓄積され次第、制御部１１１は、ラインベース分析フィルタ部３１１に、そのＬライン分のベースバンドの画像データに対して、ラインベースウェーブレット変換を行わせる。 - 特許庁 - When a defective sector is included in a disk access range on a disk 11 designated by a read/write command from a host, in a stage that a head 12 reaches the defective sector included in the disk access range, a CPU 17 interrupts a disk access for data transfer between the disk access range and a data buffer 251.
ＣＰＵ１７は、ホストからのリード／ライトコマンドの指定するディスク１１上のディスクアクセス範囲に欠陥セクタが含まれている場合、ヘッド１２がディスクアクセス範囲に含まれている欠陥セクタに到達した段階で、当該ディスクアクセス範囲とデータバッファ２５１との間のデータ転送のためのディスクアクセスを中断する。 - 特許庁 - When the mobile telephone 20 is connected to the conversion adaptor 40 and receives a display switching signal from the controller 50, a CPU 23 respectively supplies image display data to a video memory 44, voice data to a voice buffer 46, displays the image on the television monitor 60 and outputs a voice from a speaker of the television monitor 60.
携帯電話機２０が変換アダプタ４０に装着接続され、コントローラ５０から表示切換信号が与えられると、ＣＰＵ２３は、画像表示データをビデオメモリ４４に、音声データを音声バッファ４６にそれぞれ供給してテレビモニタ６０に画像表示させるとともに、テレビモニタ６０のスピーカから音声を出力させる。 - 特許庁 - A read control part 307 controls the reading of the MPEG video data stored in a data buffer 304 on the basis of a GOP boundary decided by a boundary deciding part 305 and decision results as to whether frames decided by a continuous arrival deciding part 306 continuously arrive.
読み出し制御部３０７は、境界判定部３０５によって検出されるＧＯＰ境界と、連続到着判定部３０６によって判定されるフレームが連続して到着しているかどうかの判定結果とに基づいて、データバッファ３０４に格納されているＭＰＥＧ映像データの読み出しを制御する。 - 特許庁 - A head controller 20 includes a line buffer 23, a data transfer control section 24, image memory 25, a video data control section 26, a writing address operation section 27, a registration-inclination compensating information storing section 28, a UART communication section 29, a curve-MLA (micro lens array) compensating information storing section 30 and an EEPROM communication section 31.
ヘッドコントローラ２０には、ラインバッファ２３、データ転送制御部２４、画像メモリ２５、ビデオ（ＶＩＤＥＯ）データ制御部２６、書き込みアドレス演算部２７、レジスト・斜行補正情報記憶部２８、ＵＡＲＴ通信部２９、湾曲・ＭＬＡ（マイクロレンズアレイ）補正情報記憶部３０、ＥＥＰＲＯＭ通信部３１が設けられている。 - 特許庁 - The error correcting device 15 is provided with a formatter block 151, demodulating data which is read from a recording medium, a buffer memory 13 storing demodulated data, a composite syndrome calculation block 153 determining the guarantee condition of demodulated data, a PRE-EDC block 154 and a demodulation error flag register 155, a syndrome calculation block 156 which conducts syndrome calculation on demodulated data and an error correction block 157 correcting the error of demodulated data.
記録媒体から読み出されたデータを復調するフォーマッタブロック１５１と、復調されたデータを格納するバッファメモリ１３と、前記復調されたデータの保証条件を判定する複合シンドローム計算ブロック１５３、ＰＲＥ−ＥＤＣブロック１５４および復調誤りフラグレジスタ１５５と、復調されたデータに対してシンドローム計算を行うシンドローム計算ブロック１５６と、復調されたデータに誤り訂正を行う誤り訂正ブロック１５７とを少なくとも備えた誤り訂正装置１５。 - 特許庁 - A clock phase change means selects at least either a clock phase to an output register means disposed before an output buffer means for sending output signals to the semiconductor storage device or a clock phase to an input register means disposed behind an input buffer means for receiving input data from the semiconductor storage device.
そして、半導体記憶装置への出力信号を送出する出力バッファ手段の前段に設けられた出力側レジスタ手段へのクロック位相、及び、半導体記憶装置からの入力データを受信する入力バッファ手段の後段に設けられた入力側レジスタ手段へのクロック位相の少なくとも一方を、クロック位相変化手段によって選定させることを特徴とする。 - 特許庁 - In the information processing system, in which a communication means for performing communication processing is connected to an information processor provided with a storage means, the communication means is provided with a means for previously securing a receiving buffer in the storage means before communication processing, a means for managing the address of the receiving buffer and a means for storing received data in the address of the storage means.
記憶手段を具える情報処理装置に通信処理を行う通信手段が接続された情報処理システムにおいて、前記通信手段が、通信処理に先立って前記記憶手段に受信バッファを予め確保するための手段、該受信バッファのアドレスを管理するための手段、及び、受信したデータを前記記憶手段の該アドレスに蓄積するための手段を具備する。 - 特許庁 - The method includes the steps of: storing a plurality of packets of an MPEG PES in a buffer; retrieving a stored packet from the buffer and parsing the retrieved packet to recover a time stamp; comparing the recovered time stamp to a time reference; and controlling decoding of data in the retrieved packet responsive to a result of the comparison of the recovered time stamp to the time reference.
ＭＰＥＧ ＰＥＳの複数のパケットをバッファに貯蔵する段階と、バッファから貯蔵されたパケットを引き出す段階と、引き出されたパケットをパーシングしてタイムスタンプを復元する段階と、復元されたタイムスタンプと基準時間とを比較する段階と、復元されたタイムスタンプと基準時間の比較結果によって引き出されたパケットのデータをデコーディングすることを制御する段階とを含む。 - 特許庁 - This device consists of a cell array consisting of unit pages, and a plurality of unit page buffers respectively corresponding to the unit pages, and it includes a page buffer for storing data, a selection circuit for selecting one or more unit page buffers to be initialized among the above unit page buffers and a controller for generating a signal to control the page buffer and the selection circuit.
単位ページからなるセルアレイと、前記単位ページに各々対応する複数の単位ページバッファからなり、データを貯蔵するページバッファと、パーシャルコピーバック動作時、前記単位ページバッファのうち初期化しようとする一つ、またはそれ以上の単位ページバッファを選択する選択回路と、前記ページバッファ及び選択回路を制御する信号を発生する制御装置とを含む。 - 特許庁 - The flash memory device includes a memory cell array comprising memory cells arranged in rows and columns, a page buffer circuit having a single latch structure and configured to read data from a selected memory cell in the memory cell array, and a controller controlling the page buffer circuit having the single latch structure so as to detect a memory cell in which electric charges loss is caused out of memory cells of the selected row.
フラッシュメモリ装置は、行と列で配列されたメモリセルを含むメモリセルアレイと、前記メモリセルアレイの選択されたメモリセルからデータを読み出すように構成されたページバッファ回路と、前記選択された行のメモリセルのうち、電荷損失が生じたメモリセルを検出するように前記単一のラッチ構造を有する前記ページバッファ回路を制御する制御器と、を含む。 - 特許庁 - A CONT pack detecting part 3 and a A-CONT pack detecting part 9 detect respectively CONT pack, A-CONT pack in the data reproduced from a DVD audio disk 1, and set control parameters to parameter parts 8, 14, while writing successively a V pack, an A pack controlled by the CONT pack and the A-CONT pack in a V pack buffer 4 and a pack buffer 10.
ＣＯＮＴパック検出部３、Ａ−ＣＯＮＴパック検出部９はそれぞれ、ＤＶＤオーディオディスク１から再生されたデータ中のＣＯＮＴパック、Ａ−ＣＯＮＴパックを検出して制御パラメータをパラメータ部８、１４に設定するとともに、ＣＯＮＴパック、Ａ−ＣＯＮＴパックにより制御されるＶパック、ＡパックをＶパックバッファ４、Ａパックバッファ１０に順次書き込む。 - 特許庁 - A CONT pack detecting part 3 and a A-CONT pack detecting part 9 detect respectively CONT pack, A-CONT pack in data reproduced a DVD audio disk 1, set control parameters to parameter parts 8, 14, while write successively a V pack, an A pack controlled by the CONT pack and the A-CONT pack in a V pack buffer 4 and a pack buffer 10.
ＣＯＮＴパック検出部３、Ａ−ＣＯＮＴパック検出部９はそれぞれ、ＤＶＤオーディオディスク１から再生されたデータ中のＣＯＮＴパック、Ａ−ＣＯＮＴパックを検出して制御パラメータをパラメータ部８、１４に設定するとともに、ＣＯＮＴパック、Ａ−ＣＯＮＴパックにより制御されるＶパック、ＡパックをＶパックバッファ４、Ａパックバッファ１０に順次書き込む。 - 特許庁 - An image processor 1 for performing error diffusion on pixels of an input image includes: a line buffer 20 which stores data for each of pixels to be processed before and after pixels of interest to be subjected to error diffusion; and an error diffusion processing section 10 which performs error diffusion on the pixels of interest by switching two or more types of error diffusion processing by using the line buffer 20.
入力画像の各画素に対して誤差拡散処理を施す画像処理装置１は、誤差拡散処理を施す対象である注目画素の前後に処理される画素毎にデータを記憶するラインバッファ２０と、ラインバッファ２０を用いて２種以上の誤差拡散処理を切り替えて注目画素に誤差拡散処理を施す誤差拡散処理部１０と、を備える。 - 特許庁 - The disk controller 12 secures unused buffer areas and switches the disk controller to the log mode in which an area formed by integrating an area on the disk device to which a specified logical disk is allocated and a secured buffer area is used as a data storage area when switching of the logical disks from use in a normal mode to the use in a log mode is instructed from the host computer 20.
ディスク制御装置１２は、ホスト計算機２０から論理ディスクを通常モードからログモードでの使用に切り替えることが指示された場合、不使用のバッファ領域を確保し、指定の論理ディスクが割り付けられているディスク装置上の領域と確保したバッファ領域とを合わせた領域をデータ格納領域として使用するログモードに切り替える。 - 特許庁 - The telop generation apparatus 10 includes an agent means for creating a screen script by analyzing an input telop delivery command, a script engine in the form of a printer for drawing a telop based on the screen script, a device driver for controlling transfer of telop image data thus drawn to a frame buffer means, and a frame buffer outputting a video signal and a KEY signal.
テロップ生成装置１０は、入力されたテロップ送出コマンドを解析して画面スクリプトを生成するエージェント手段と、画面スクリプトに基づいてテロップを描画するインタプリタ形式のスクリプトエンジンと、描画されたテロップ画像データのフレームバッファ手段への転送を制御するデバイスドライバと、映像信号およびＫＥＹ信号を出力するフレームバッファとを備える。 - 特許庁 - When a difference between a burst start (SB) pointer (or current position(CP) pointer) and a tape storage mechanism(TM) pointer shows that the SB pointer and CP pointer are under identifying the same storage area in a buffer memory and the buffer memory has sufficient storage area for receiving burst without damaging stored data, an interface control unit 12 enables the burst.
バースト開始（ＳＢ）ポインタおよび現在位置（ＣＰ）ポインタがバッファメモリにおける同一記憶領域を識別中であって、すでに記憶されているデータを破損せずに、バーストを受信するための記憶領域がバッファメモリに十分あることをＳＢポインタ（またはＣＰポインタ）とテープ記憶メカニズム（ＴＭ）ポインタとの論理差が示している場合、インタフェース−コントロールユニット１２はバーストをイネーブルにする。 - 特許庁 - This method comprises a step for activating a HARQ process, a step for receiving a first packet and saving its data in a buffer, a step for receiving a second packet following the first packet, and a step for judging in a specific process whether or not the second packet is the retransmitted first packet.
方法は、ＨＡＲＱプロセスを起動し、第一パケットを受信してそのデータをバッファに保存し、第一パケットに続く第二パケットを受信し、第二パケットが第一パケットの再送であるかどうかを特定プロセスで判断するステップからなる。 - 特許庁 - To improve the responsiveness of cue/review in a recording/reproducing device wherein a system for holding only data necessary for queue/review in a buffer memory is employed, a queue/review operation and an AMS operation are allocated to a common operator.
バッファメモリにキュー／レビューのために必要なデータのみを溜め込む方式が採用され、且つキュー／レビュー操作とＡＭＳ操作とが共通の操作子に対して割り与えられている記録再生装置において、キュー／レビューの応答性の向上を図る - 特許庁 - To provide metadata configured to meet such conditions that a buffer can efficiently be utilized, random accessing is easily performed, and effect of a data loss is made small, when a moving picture located beside a viewer and the metadata located beside the viewer or located on a network are subjected to combination processing.
視聴者の手元にある動画像と、視聴者の手元もしくはネットワーク上にあるメタデータとを組み合わせた処理を行う場合に、バッファを効率よく利用可能で、ランダムアクセスを容易であり、データロスの影響が小さいメタデータを提供する。 - 特許庁 - An L-DMA controller 413 in the DECU 41 sets each individual forwarding address at the DMA forwarding destination address and DMA transfers the developed recording data stored in the line buffer 281, word by word, to the local memory 29.
そして、ＤＥＣＵ４１内部のＬ−ＤＭＡコントローラ４１３は、その個別の転送先アドレスをＤＭＡ転送の転送先アドレスに設定して、ラインバッファ２８１に格納されている展開後の記録データを１ワードずつローカルメモリ２９へＤＭＡ転送する。 - 特許庁 - If a switching end device receives media output notification from a switching source device, a switch 401 is connected with a contact B, and all image data stored in an extended media buffer 402 are inputted in a decoder 201 from a head frame (I frame).
切替先デバイスが切替元デバイスからメディア出力通知を受け取ると、スイッチ４０１は接点Ｂと接続し、拡張メディアバッファ４０２に蓄積されているすべての画像データが、先頭フレーム（Ｉフレーム）よりデコーダ２０１に入力される。 - 特許庁 - The wireless network, which includes at least one intermediate node (15), having an internal buffer (71) for continually buffering data passing from a source node (11) to a destination node (21), establishes an alternate path bypassing the failed node.
無線ネットワークは、ソースノード（１１）から宛先ノード（２１）に向かって通過するデータを継続して蓄積するための内部バッファ（７１）を有する少なくとも１つの中間ノード（１５）を含み、障害の発生したノードを迂回する代替パスを確立する。 - 特許庁 - To perform category communication with satisfactory reception characteristics, without increasing the memory area of a virtual IR buffer used for restoration processing of reception data, regarding a transmission method and a receiving apparatus in a high-speed downlink packet access (HSDPA) system.
高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）方式における伝送方法及び受信装置に関し、受信データの復元処理に使用されるＶｉｒｔｕａｌ ＩＲバッファのメモリ領域を増やすことなく、受信特性の良いカテゴリの通信を行う。 - 特許庁 - In correction data creation processing 42, CPU 38 creates a correction function based on the result of analyzing of an acceleration written in a buffer 32 since starting till end of trial waving of the performance operator 10-n by each player.
補正データ生成処理４２では、ＣＰＵ３８は、各演奏者が演奏操作子１０−ｎの試し振りを始めてから終えるまでの間にバッファ３２に書き込まれる加速度ａｓを分析した結果に基づいて補正関数を生成する。 - 特許庁 - When the channel order is switched due to movement of a recording head 37, switching control is performed at an LUT 160 when image data is transferred from a line memory 156 to a channel buffer 158 in correspondence with the switched arrangement.
記録ヘッド３７の移動によってチャンネル順序が入れ替わった場合に、この入れ替わったときの並びに対応して、ラインメモリ１５６からチャンネルバッファ１５８への画像データの転送時にＬＵＴ１６０において入れ替え制御を行うようにした。 - 特許庁 - A dividing section 113 divides one page of print data received from the input buffer by divisors J and K designated from a designating section 114 and delivers a plurality of sheets of print image to a print section 115.
分割部１１３は、１ページ分の印刷データを入力バッファより入力し、指示部１１４から指示された分割数Ｊ，Ｋに応じて、１ページ分の印刷データを分割して印刷部１１５に複数枚の印刷イメージとして出力する。 - 特許庁 - When executing a printing request (Y at step S1), a virtual printer driver makes respective printer drivers issue respective print jobs on the basis of image data generated in a page buffer 24 while sequentially switching over the plurality of registered printer drivers (step S4).
印刷要求を行なうと（ステップＳ１のＹ）、仮想プリンタドライバは、その登録されている複数のプリンタドライバを順次切換えながら、ページバッファ２４に作成した画像データをもとに、各プリンタドライバでそれぞれ印刷ジョブを発行する（ステップＳ４）。 - 特許庁 - The film thickness (second film thickness) of a gate insulating film of a transistor constituting a data line driving circuit (4) is less than the film thickness (first film thickness) of a gate insulating film of a transistor constituting a scanning line drive circuit (1), a pixel array (2) and a buffer (3).
データ線駆動回路（４）を構成するトランジスタのゲート絶縁膜の膜厚（第２の膜厚）を、走査線駆動回路（１），画素アレイ（２）ならびにバッファ（３）を構成するトランジスタのゲート絶縁膜の膜厚（第１の膜厚）よりも薄く設定する。 - 特許庁 - When storing TS data received and demodulated by a digital broadcasting reception unit 5 in a TS buffer 212 by a TSIF 211, the time value of an STC counter 215 is imparted to each TS packet as the reception time value of the TS packet.
デジタル放送受信ユニット５により受信復調されたＴＳデータをＴＳＩＦ２１１によりＴＳバッファ２１２に蓄積する際に、各ＴＳパケットに対しＳＴＣカウンタ２１５の時刻値を当該ＴＳパケットの受信時刻値として付与する。 - 特許庁 - A timing control part 405 receives information on a broadcast timing difference of the 1-segment broadcast and 12-segment broadcast analyzed by the broadcast switching control part 404, and controls the start timing of decoding the PES data stored in a buffer to correct the time difference.
タイミング制御部４０５は、前記放送切換制御部４０４で解析した１セグ放送と１２セグ放送の放送タイミング差の情報を受けて、バッファに蓄積しているＰＥＳデータのデコードを開始するタイミングの制御を行い、時間差を補正する。 - 特許庁 - When the user selects the discharge order priority mode, a computer 200 of the image output device 1 decides a printer for transferring an image data to be printed next and determines whether the status of the object printer is normal and there is a free buffer.
利用者が排出順優先モードを選択すると、画像出力装置１のコンピュータ２００は、次に印刷する画像データを転送するプリンタを決定し、対象のプリンタのステータスが正常、かつバッファに空きがあるかどうかを判定する。 - 特許庁 - The gesture recognition section 56 accumulates the posture information in time-sequence in a posture history data buffer 57, recognizes the gesture based on the time-sequenced posture information, and supplies a gesture command corresponding to the recognized gesture to the information selection section 32.
ジェスチャ認識部５６は、姿勢情報を時系列に姿勢履歴データバッファ５７に蓄積し、時系列の姿勢情報に基づいてジェスチャを認識し、認識したジェスチャに対応するジェスチャコマンドを情報選択制御部３２に供給する。 - 特許庁 - If there is a bit different in logic (a meaning of "1" or "0") between the input data of the input port 1 and the buffer contents of the input port 1 formed in the RAM, the arithmetic result of the exclusive OR of 8 bits is not 00(H).
入力ポート１の入力データとＲＡＭに形成されている入力ポート１バッファの内容との間で、論理（「１」または「０」の意味）が異なっているビットがあれば、８ビットの排他的論理和の演算結果は００（Ｈ）にはならない。 - 特許庁 - To provide a relay device, along with a wireless relay method, capable of reducing capacity of a buffer for temporarily storing data of a relay object for retransmission, when wireless communication from a transmission device to a receiving device is relayed.
送信装置から受信装置への無線通信を中継する場合に、再送のために一時的に中継対象のデータを格納するためのバッファの容量を低下させることを可能にした中継装置、無線中継方法を提供すること。 - 特許庁 - When a rectangular region in window definition information indicates a part of plane memory, a controller of an integrated circuit renders decoded graphics data stored in an object buffer inside the rectangular region and does not render them outside the rectangular region.
集積回路のコントローラは、ウィンドゥ定義情報における矩形領域がプレーンメモリの一部を示す場合には、オブジェクトバッファに記憶されているデコードされたグラフィクスデータを前記矩形領域内で描画処理し、前記矩形領域外では描画処理しない。 - 特許庁 - The output buffer 6 holds the output level of the mounting detection terminal at High level during initialization processing of the optical data link 1, and lowers the output level of the mounting detection terminal to Low level, once serial communication becomes possible through the initialization processing.
出力用バッファ６は、光データリンク１の初期化処理の間、実装検知端子の出力レベルをＨｉｇｈにし、初期化処理によりシリアル通信が可能となった時点で実装検知端子の出力レベルをＬｏｗにする。 - 特許庁 - The scan FF comprises an FF 101 with the addition of a selector 102 for selecting input data, a scan output fixing NAND circuit 106 for controlling a scan operation output according to an operation mode, and an inverter circuit 105 for an output buffer.
ＦＦ１０１に、入力データを選択するセレクタ１０２と、動作モードに応じてスキャン動作用出力を制御するスキャン出力固定用のＮＡＮＤ回路１０６と、出力バッファ用のインバータ回路１０５とを付加してスキャンＦＦを構成する。 - 特許庁 - At the same time, the vehicle data recorder 200 performs a diagnostic communication with the initialized on-vehicle electronic control device 111A via a diagnostic communication bus 105 and stores the control information and specific information by the diagnostic communication in a ring buffer memory 201.
同時に車両データレコーダ２００は、初期設定された車載電子制御装置１１１Ａと診断通信バス１０５を介して診断通信を行っており、制御情報と診断通信による固有情報とをリングバッファメモリ２０１に記憶する。 - 特許庁 - The PCI interface 3 writes the received data in a receiving buffer in the memory 10 secured as a writable area under the control of a host CPU 8 of the CPU card (B) through a local bus 1 and a host-local bus bridge 9.
ＰＣＩインタフェース３は、この受信したデータを、ローカルバス１、ホスト−ローカルバスブリッジ９とを介して、ＣＰＵカード（Ｂ）におけるホストＣＰＵ８の管理の下で書き込み可能な領域として確保しているメモリ１０上の受信バッファに書き込む。 - 特許庁 - When a commit request is outputted from an application program with which a page constituting a database 1 is referred to and updated on a data buffer 2, a commit processing means 7 records information specifying the updated page as unupdated page information in a recording part 4.
データベース１を構成するページをデータバッファ２上で参照更新したアプリケーションプログラムからコミット要求が出されたとき、コミット処理手段７は、更新されたページを特定する情報を未更新ページ情報として記録部４に記録する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
