「data buffer」を含む例文一覧(6933)
＜前へ 1 2 .... 127 128 129 130 131 132 133 134 135 .... 138 139 次へ＞- Data such as system setting information from a main control board are written through an interface 27 for a main control board and a buffer 24 for main control access in a memory 22 for main control board access and a memory 23 for sub-control board access.
メイン制御用ボードからのシステム設定情報等のデータは、メイン制御用ボード用インタフェース２７、メイン制御用ボードアクセス用バッファ２４を介して、メイン制御用ボードアクセス用メモリ２２、及びサブ制御用ボードアクセス用メモリ２３に書き込まれる。 - 特許庁 - The wireless network, which includes at least one intermediate node (15), having an internal buffer (71) for continually buffering data passing from a source node (11) to a destination node (21), establishes an alternate path bypassing the failed node.
無線ネットワークは、ソースノード（１１）から宛先ノード（２１）に向かって通過するデータを継続して蓄積するための内部バッファ（７１）を有する少なくとも１つの中間ノード（１５）を含み、障害の発生したノードを迂回する代替パスを確立する。 - 特許庁 - To perform category communication with satisfactory reception characteristics, without increasing the memory area of a virtual IR buffer used for restoration processing of reception data, regarding a transmission method and a receiving apparatus in a high-speed downlink packet access (HSDPA) system.
高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）方式における伝送方法及び受信装置に関し、受信データの復元処理に使用されるＶｉｒｔｕａｌ ＩＲバッファのメモリ領域を増やすことなく、受信特性の良いカテゴリの通信を行う。 - 特許庁 - An L-DMA controller 413 in the DECU 41 sets each individual forwarding address at the DMA forwarding destination address and DMA transfers the developed recording data stored in the line buffer 281, word by word, to the local memory 29.
そして、ＤＥＣＵ４１内部のＬ−ＤＭＡコントローラ４１３は、その個別の転送先アドレスをＤＭＡ転送の転送先アドレスに設定して、ラインバッファ２８１に格納されている展開後の記録データを１ワードずつローカルメモリ２９へＤＭＡ転送する。 - 特許庁 - If a switching end device receives media output notification from a switching source device, a switch 401 is connected with a contact B, and all image data stored in an extended media buffer 402 are inputted in a decoder 201 from a head frame (I frame).
切替先デバイスが切替元デバイスからメディア出力通知を受け取ると、スイッチ４０１は接点Ｂと接続し、拡張メディアバッファ４０２に蓄積されているすべての画像データが、先頭フレーム（Ｉフレーム）よりデコーダ２０１に入力される。 - 特許庁 - An address arithmetic circuit 134 detects the arrival of the the read-out addresses of the SDRAMs 64 and 66 at the set jump source address, moves the read-out address to the jump source address and causes a buffer memory control circuit to continue the read-out of the sample data from the jump source address.
アドレス演算回路１３４はＳＤＲＡＭ６４，６６の読み出しアドレスが該設定されたジャンプ元アドレスに到達したことを検出して、読み出しアドレスをジャンプ先アドレスに移動して、該ジャンプ先アドレスからサンプルデータの読み出しを続行させる。 - 特許庁 - According to the permitted band, the band control means 12 holds the packet in a TCP data buffer section 22, when the packet is a TCP packet and divides a TCP session to perform band control, but performs band control by queueing, when the packet is not a TCP packet.
帯域制御手段１２は許可帯域にしたがって、ＴＣＰパケットの場合にＴＣＰデータバッファ部２２へパケットを保持し、ＴＣＰセッションの分割を行って帯域制御を行い、他のパケットの場合にキューイングによって帯域制御を行う。 - 特許庁 - When an amount of image data read from an original, which is stored in a buffer, is less than a predetermined first threshold, the image reading apparatus accelerates original transport to maintain a predetermined speed and starts the output of a read signal from the start of original transport.
画像読取装置は、バッファに格納された原稿の読み取り画像データの量が所定の第１の閾値未満となった場合に、原稿の搬送を加速して所定速度を維持し、原稿の搬送の開始から読取信号の出力を開始する。 - 特許庁 - In the case of host operations in compliance with the OTG (On-The-Go) standard of the USB (Universal Serial Bus), a pipe area is reserved to a packet buffer, the aperiodic data are automatically transferred while invalidating the period transfer of the SOF packet between the pipe area and an end point for the aperiodic transfer.
ＵＳＢのＯＴＧ（Ｏｎ−Ｔｈｅ−Ｇｏ）のホスト動作時にパケットバッファにパイプ領域を確保し、パイプ領域と非周期転送のエンドポイントとの間でＳＯＦパケットの周期転送を無効にしながら非周期データを自動転送する。 - 特許庁 - If a mishit occurs in the instruction cache 3, a pre-fetch buffer 2 reads from an external memory 1 and stores instruction data corresponding to an address requested from the CPU core 6, as well as outputs to the CPU core 6 the instruction corresponding to the requested address.
プリフェッチバッファ２は命令キャッシュ３でミスヒットした場合にＣＰＵコア６からの要求アドレスに対応する命令データを外部メモリ１から読み出して格納すると共に要求アドレスに対応した命令をＣＰＵコア６へ出力する。 - 特許庁 - The layout design method for a semiconductor integrated circuit includes a dummy cell arrangement step (S2) of arranging a dummy cell (an inter-power-source capacity cell and a buffer cell) in a region where object wiring between a first logic cell and a second logic cell of layout data is arranged.
半導体集積回路のレイアウト設計方法は、レイアウトデータにおける第１の論理セルと第２の論理セルの間の対象配線が配置される領域に、ダミーセル（電源間容量セル、バッファセル）を配置するダミーセル配置ステップ（Ｓ２）を含む。 - 特許庁 - When the transfer of data of an HTTP session 1 is required by parallel processing, a shared memory generation request is issued to a print processing part 13 from a communication processing part 12 of an image forming device 1, and placed in a buffer for shared memory management.
並行処理によりＨＴＴＰセッション１のデータの転送が必要になった場合に、画像形成装置１の通信処理部１２から印刷処理部１３に対し、共有メモリ生成要求が発行され、共有メモリ管理用バッファに置かれる。 - 特許庁 - When the signal 22 is inputted to the uppermost stream I/O device 31 outputting a bus use request signal 21, a try state buffer 303 sends an output from the test part 301 to the processor 1 as a data bus signal 2.
バス使用要求信号２１を出力した入出力装置のうちの最上流では、バス使用許可信号２２が入力されると、トライステートバッファ３０３が試験部３０１の出力をデータ・バス信号２としてプロセッサ１に送出する。 - 特許庁 - A data processor (1) is provide with a central processing unit (2), a memory (5) which can be accessed from the central processing unit, a plurality of input/output circuits (12, 13), and an FIFO control circuit (6) for making the memory operate as the FIFO buffer of the input/output circuits.
データプロセッサ（１）は、中央処理装置（２）と、中央処理装置によりアクセス可能なメモリ（５）と、複数の入出力回路（１２，１３）と、メモリを複数の入出力回路のＦＩＦＯバッファとして動作させるＦＩＦＯ制御回路（６）とを有する。 - 特許庁 - The output buffer 6 holds the output level of the mounting detection terminal at High level during initialization processing of the optical data link 1, and lowers the output level of the mounting detection terminal to Low level, once serial communication becomes possible through the initialization processing.
出力用バッファ６は、光データリンク１の初期化処理の間、実装検知端子の出力レベルをＨｉｇｈにし、初期化処理によりシリアル通信が可能となった時点で実装検知端子の出力レベルをＬｏｗにする。 - 特許庁 - A line sync signal included in the valid interval of one frame sync signal FGATE is supplied for an arbitrary time and a page of print data contained in a frame buffer memory is supplied to a print engine while being divided into a plurality of parts.
１つのフレーム同期信号ＦＧＡＴＥの有効期間中に含まれるライン同期信号の供給を任意の時間だけ行い、フレームバッファメモリに格納された１ページ分の印刷データを複数の部分に分割して印刷エンジンに供給する。 - 特許庁 - Then, based on the address of the sector currently read by the PU head 2 and the amount of data stored in the buffer RAM 6, the control unit 10 calculates an address of a sector currently decoded by a reproducing part 7 as an address of a currently reproduced sector.
そして、制御部１０は、ＰＵヘッド２において読取中のセクタのアドレスと、バッファＲＡＭ６に格納されているデータ量と、に基づいて、再生部７においてデコード中のセクタのアドレスを、再生中のセクタのアドレスとして算出する。 - 特許庁 - To transmit data by using the communication protocol SSCOP (Service Specific Connection Oriented Protocol) without degrading a transmission effi ciency and causing no buffer deficiency when transmission quality of a network is degraded, traffic is increased and a distance between networks is long.
通信プロトコルＳＳＣＯＰを用いて、ネットワークの伝送品質が低下した場合、トラフィックが増大した場合、ネットワーク間の距離が離れている場合に、伝送効率を低下させず、またバッファ不足を起こさないようにデータ伝送を行うこと。 - 特許庁 - To provide a printing control device for performing efficient printing control, by fully ensuring the processing operation of a CPU in particular, relating to a memory access control device for use in storing a plurality of pieces of color data into a memory via a line buffer.
本発明は複数の色データをラインバッファを介してメモリに保存する際のメモリアクセス制御装置に関し、特にＣＰＵの処理動作を充分確保し、効率よい印刷制御を行なう印刷制御装置を提供するものである。 - 特許庁 - In an output mode, in which an enable signal EN is set at 'H' level, an output data signal D in the preceding stage of an output circuit 10 is supplied to an input section 21, by setting one buffer gate 25 in an input selector section 23 to a conducted state.
イネーブル信号ＥＮがＨレベルに設定された出力モードでは、入力セレクタ部２３内の一方のバッファゲート２５を導通状態にして、出力回路１０の前段の出力データ信号Ｄを入力部２１へ供給する。 - 特許庁 - To provide a navigation device for appropriately updating display in the navigation device for transmitting data between a transmission-side unit and a reception-side unit by serial communication, while the transmission-side unit including a reading device and the reception-side unit including a buffer memory are separated.
読み取り装置を含む送り側ユニットとバッファメモリを含む受け側ユニットとの距離が離れていて、その間をシリアル通信を介して転送するナビゲーション装置において、表示更新を良好に行うことのできるナビゲーション装置を提供する。 - 特許庁 - a counter 133 counts the data volume of the TS packet inputted to the buffer 11 during a period from reception of the timing signal from the counter 132 to the next reception, and a counted value is inputted to a read control part 135 through a DFF 134.
カウンタ１３３は、カウンタ１３２からのタイミング信号の受信時から次の受信時までの期間に、バッファ１１に入力されるＴＳパケットのデータ量をカウントし、そのカウント値はＤＦＦ１３４を通じて読み出し制御部１３５に入力される。 - 特許庁 - To provide metadata which can efficiently use a buffer, is easy to perform a random access, and is scarcely influenced by data loss, when carrying out the process, combining the moving image at televiewer's hand and metadata which are at the televiewer's hand or over a network.
視聴者の手元にある動画像と、視聴者の手元もしくはネットワーク上にあるメタデータとを組み合わせた処理を行う場合に、バッファを効率よく利用可能で、ランダムアクセスを容易であり、データロスの影響が小さいメタデータを提供する。 - 特許庁 - An L-DMA controller 413 in a DECU 41 sets each individual forwarding destination address at the DMA forwarding destination address and DMA transfers the developed recording data stored in the line buffer 281, word by word, to the local memory 29.
ＤＥＣＵ４１内部のＬ−ＤＭＡコントローラ４１３は、その個別の転送先アドレスをＤＭＡ転送の転送先アドレスに設定して、ラインバッファ２８１に格納されている展開後の記録データを１ワードずつローカルメモリ２９へＤＭＡ転送する。 - 特許庁 - When a decision is made that reception of raster bit image data for 1 pass using first through thirteenth nozzles NZ1-NZ13 for the input image buffer 45a is too late for next print operation, the CPU 43 transmits to that effect.
前記入力イメージバッファ４５ａに第１〜第１３ノズルＮＺ１〜ＮＺ１３を使った１パス分のラスタビットメージデータの受信が次の印刷動作が行われるまでに間に合わないと判断した場合、ＣＰＵ４３はその旨を送信する。 - 特許庁 - Also, a cache memory managing part 143, when receiving a snap shot preparation request from a host unit, returns the completion of the snap shot preparation to the host unit when copying the dirty data of a master disk to the buffer secured by a swap area managing part 146.
また、ホスト機器からスナップショット作成要求を受けると、キャッシュメモリ管理部１４３は、スワップ領域管理部１４６によって確保されたバッファにマスタディスクのダーティデータをコピーした時点で、当該スナップショット作成の完了をホスト機器に返答する。 - 特許庁 - The CPU 10 makes a decision whether the volume of data stored in the I/O buffer exceeds a specified level or not and if it is lower than the specified level, switches the carrying speed of the recording sheet from high speed to low speed.
また、ＣＰＵ１０は、入出力用バッファのデータ蓄積量が所定量以上か否かを判断し、そのデータ蓄積量が所定量未満の場合、記録紙の搬送速度が高速とされていれば、その搬送速度を高速から低速に切り替える。 - 特許庁 - To provide an imaging apparatus capable of realizing multi-functions and a complicated process with a small amount of resources, by preventing disappearing or the like of image data occurring in an image memory and dynamically managing the resources temporarily used for a buffer area or the like.
画像メモリ上に生じる画像データ消失等を防止し、バッファ領域等を一時的に使用する資源を動的に管理し少量の資源にて多機能かつ複雑な処理を実現することのできる画像形成装置を提供する。 - 特許庁 - A reproduction speed control part 142 reads buffer capacity Br for reception and sets a reproduction rate v_0 for reproduction at a speed slower than a standard reproduction speed for reproduction of data by an output means when a specified threshold value Bu is not reached.
再生速度制御部１４２にて、受信用バッファ容量Ｂｒを読み取り、所定の閾値Ｂｕを下回ると、出力手段でデータを再生させる標準再生速度より遅い速度で再生する状態となる再生レートｖ_０を設定する。 - 特許庁 - To make a buffer memory (conventionally required) unnecessary in a data transfer interface, to easily apply a clock generator as an operating clock in the system, and to enhance system performance in the case of using a spread spectrum clock for operations of the respective circuit parts in a system.
スペクトル拡散クロックをシステム内の各回路部の動作に用いる際にデータ転送インタフェースにおいてバッファメモリ（従来必要とした）を不要にし、容易にシステム内の動作クロックとして適用でき、システムの高パフォーマンス化を可能にする。 - 特許庁 - In the data communication repeater 1 having line interface sections 11, 12 that conduct transmission reception processing to lines 3, 4, buffering sections A13, B14 that apply buffering to the relay data and having the buffering sections A13, B14 that selectively abort data packets from back addresses of buffers so that the packets in the buffers are discontinuously aborted without aborting newly arrived packets on the occurrence of buffer overflow.
回線３、４に対する送受信処理を行う回線インターフェース部１１、１２と、中継データのバッファリングを行うバッファリング部Ａ１３、バッファリング部Ｂ１４とを有するデータ通信中継装置１であって、バッファリング部Ａ１３、バッファリング部Ｂ１４は、バッファ溢れが発生した際、新規到着パケットを廃棄することなく、バッファ内のパケットが非連続的廃棄になるようにバッファ後方より選択的に廃棄する。 - 特許庁 - When detecting the positions and capacities of all the free spaces in the data areas based on the control data recorded on the disk 1, and recording the signals in the free spaces at a predetermined transfer rate, the system controller 3 checks whether the continuous recording and reproducing is possible or not for a series of recording signals based on the time needed to seek the data areas and the capacity of the first track buffer 10.
システムコントローラ３が、ディスク１に記録されているコントロールデータに基づいて、データ領域間の全ての空き領域の位置と容量をそれぞれ検出し、その空き領域に所定の転送レートで記録信号の記録を行う場合に、データ領域のシークに要する時間、第１のトラックバッファ１０の容量等に基づいて、一連の記録信号の連続的な記録再生が可能であるか否かを判別する。 - 特許庁 - The relation control unit adjusts a production rate of scan data by driving a motor after controlling motor driving timing outputted from the motor control unit based on correspondence relationship between stored amount of image data within an image buffer and the motor driving timing, while the dummy line control unit decides a portion which exists within scan image data and cannot be taken out therefrom by the image document processing unit.
前記関係制御ユニットは、前記画像バッファ内の画像データの保存量と前記モータ駆動タイミングとの間の対応関係に基づいて、前記モータ制御ユニットから出力されるモータ駆動タイミングを制御してモータを駆動することで、スキャンデータの生成率を調整するとともに、ダミーライン制御ユニットは、画像資料処理ユニットがスキャン画像データ中の取り出せない部分を決定する。 - 特許庁 - Concerning the communication apparatus for transmitting prescribed data from the interleaved data buffer route for performing forward error correction(FEC) processing and interleave processing at the time of data communication, at the time of initializing sequence execution, by setting vender information, information on FEC processing and interleave processing and information on an operating mode between station side equipment and terminal side equipment, FEC processing can be executed by unit of subframe.
データ通信時、ＦＥＣ処理およびインターリーブ処理を行うインターリーブドデータバッファ経路から所定データを送信する通信装置において、初期化シーケンス実行時に、局側装置および端末側装置間で、ベンダ情報、前記ＦＥＣ処理およびインターリーブ処理に関する情報、さらに動作モードに関する情報、の設定を行うことにより、前記ＦＥＣ処理を、サブフレーム単位にて実行可能とする。 - 特許庁 - When detecting the positions and capacities of all the free spaces in the data areas based on the control data recorded on the disk 1 and recording the signals in the free spaces at a predetermined transfer rate, the system controller 3 checks whether the continuous recording and reproducing is possible or not for a series of recording signals based on the time needed to seek the data areas and the capacity of the first track buffer 10.
システムコントローラ３が、ディスク１に記録されているコントロールデータに基づいて、データ領域間の全ての空き領域の位置と容量をそれぞれ検出し、その空き領域に所定の転送レートで記録信号の記録を行う場合に、データ領域のシークに要する時間、第１のトラックバッファ１０の容量等に基づいて、一連の記録信号の連続的な記録再生が可能であるか否かを判別する。 - 特許庁 - When a table number to be printed is fetched into an input buffer 12c to be edited from an additive table 15 of a table of information to be printed having a plurality of table numbers and information names to be printed corresponding to the table numbers, the additive name of the information name to be printed corresponding to the edited table number is developed in a printing buffer 14 to be printing data.
複数のテーブル番号及びこれらテーブル番号に対応させた印字対象情報名を有する印字対象情報テーブルである添加物テーブル１５から印字対象とされるテーブル番号が入力用バッファ１２ｃに取込まれて編集されると、その編集されたテーブル番号に対応する印字対象情報名である添加物名が印字用バッファ１４にて印字データに展開されるようにする。 - 特許庁 - An output timing determining reference time generation part 38 and a TS packet output timing adjustment part 39 output output data packet data RTP including actual information from a TS packet TP2 in a reception buffer 32 at timing based on a time stamp value in the TS packet TP2, a delay offset time ΔTDO and a receiver standard time RBT.
出力タイミング決定用基準時刻生成部３８及びＴＳパケット出力タイミング調整部３９は、ＴＳパケットＴＰ２内のタイムスタンプ値、遅延オフセット時間ΔＴＤＯ及び受信機基準時刻ＲＢＴに基づくタイミングで、受信バッファ３２内のＴＳパケットＴＰ２から実情報を含む出力パケットデータＲＴＰを出力する。 - 特許庁 - The preamble is divided and recorded on the recording medium by replacing the intermediate section of the preamble with data and a sync byte, and the frequency offset is detected by a frequency offset detector 240 by using the divided preamble during a period that signal data read out from the recording medium are delayed by using a 1st buffer 210.
プリアンブルの中間部分をデータおよびシンクバイトで置き換えることによってプリアンブルを分割して記録媒体に記録し、記録媒体から読み出した信号データを第１バッファ２１０を用いて遅延している間に、周波数オフセット検出器２４０が分割されたプリアンブルを用いて周波数オフセットを検出する構成とする。 - 特許庁 - A serial transmitter for solving the above problem instructs a retransmission request part 43 to retransmit data already-transmitted which is stored in a transmission data buffer 48 in a case where a timeout detection part 42 detects time out as well as in a case where a recovery state detection part 47 detects a state of a communication line in a line recovery processing.
上記課題を解決するシリアル伝送装置は、タイムアウト検出部４２がタイムアウトを検出した場合に加えて、リカバリー状態検出部４７が通信回線の回線復帰処理中である状態を検出した場合に、再送信要求部４３に送信データバッファ４８に格納されている送信済みデータの再送信を指示する。 - 特許庁 - An HDD driver acquires a buffer for data transfer as a physical address from memory management (S90), and performs the mount processing of a file system for dividing an HDD into a file system for log recording and a file system for image formation (S91), and divides the HDD into a partition where a file data section is stored and a partition where a file information part is stored.
まず、ＨＤＤドライバは、データ転送用バッファを、メモリ管理から物理アドレスとして取得しておき（Ｓ９０）、その後、ＨＤＤをログ記録用ファイルシステムと画像形成用ファイルシステムとに区分けするファイルシステムのマウント処理を行って（Ｓ９１）、ＨＤＤをファイルデータ部を記憶するパーティションと、ファイル情報部を記憶するパーティションとに区分けする。 - 特許庁 - On the basis of the state of air, the priority of packet data, and the transmission stop information of the accompanying individual channel in the compress mode, the scheduler 1-2 schedules transmission timings of packet data stored in a queue buffer unit 1-2 so that a transmission stop block of the accompanying individual channel of each user is not overlapped with the transmission timing of the shared channel assigned to the user terminal.
スケジューラ１−２は、エアーの状態、パケットデータの優先度、コンプレスモード時の付随個別チャネルの送信停止情報を基に、各ユーザー端末の付随個別チャネルの送信停止区間と、そのユーザー端末に割り当てる共有チャネルの送信タイミングとが重ならないように、キューバッファ１−２に蓄えられたパケットデータの送信タイミングのスケジューリングを行う。 - 特許庁 - When a next read command is received from a host computer in the midst of the look-ahead process, the look-ahead process is continued when the difference between the address on the disk wherein the data finally stored in the buffer are included and the address requested from the host computer is smaller than a prescribed threshold, and when the requested address is reached, the data are transferred to the host computer.
先読み処理最中にホストコンピュータから次のリードコマンドを受けた場合に、バッファ内に最後に格納されたデータが属するディスク上のアドレスと、ホストコンピュータからの要求アドレスの差が所定のしきい値よりも小さい場合には先読み処理を続行し、要求アドレスに達したら当該データをホストコンピュータに転送する。 - 特許庁 - When performing recording by ejecting ink beyond a rear end in a conveyance direction of a recording medium, a waste ink amount ejected from a recording head beyond the rear end of the recording medium by the total face recording is estimated on the basis of a count value which is obtained by multiplying image data in a counted printing buffer by a predetermined coefficient to have a data amount apparently reduced.
記録媒体の搬送方向の後端をはみ出してインクを吐出して記録を行う際には、カウントされたプリントバッファ内の画像データに所定の係数を乗じることで得られる、見かけ上データ量が減少した計数値に基づいて、全面記録により記録媒体の後端をはみ出して記録ヘッドから吐出される廃インク量を推定する。 - 特許庁 - A mouse device comprises an image read portion, a temporary storage buffer which holds image data, and a position recognition portion which recognizes a logical position of the image read portion and is further equipped with an origin setting/resetting instruction portion, which specifies logical origin as a relative read start point of the image read portion and an image read instruction portion which begins reading the image data.
マウス装置は、画像読取部と画像データを保持する一時記憶バッファと、画像読取部の論理的な位置を認識する位置認識部とから構成され、更に、画像読取部の相対的な読み取り開始点である論理原点を指定する原点設定／解除指示部と、画像データを読み取り始める画像読取指示部とを備える。 - 特許庁 - An input processing means of each channel receives a recording instruction during the stop operation and when a memory bank with final data written therein among banks of an in-channel buffer memory is not incorporated in the write processing to a recording medium, the data are appended to the memory bank, and when the memory bank is incorporated in the write processing, other memory bank is selected and the recording is restarted.
各チャンネルの入力処理手段が停止動作中に記録指示を受け付け、チャンネル内バッファメモリの複数バンクの中で最後のデータが書かれたメモリバンクが記録媒体への書き込み処理に入っていなければ、そのメモリバンクに追加記録し、書き込み処理に入っていれば他のメモリバンクに切り替えて記録動作を再開する。 - 特許庁 - The respective average rates of plural synchronous/variable length/variable transmission rate data I1-In are measured in rate measurement parts 1-1-1-n, respective measured average rates and respective transmission rate declared values R1-Rn are compared, and the storage of the data whose measured average rate exceeds the transmission rate declared value to an input buffer is controlled by an input control switch.
複数の非同期・可変長・可変伝送レートデータＩ１〜Ｉｎの各々の平均レートをレート計測部１−１〜１−ｎで計測し、計測された平均レートの各々と伝送レート申告値Ｒ１〜Ｒｎの各々とを比較し、計測された平均レートが伝送レート申告値より越えたデータが入力バッファに蓄積するのを入力規制スイッチで規制する。 - 特許庁 - To provide a methods and systems to display platform graphics during initialization of a computer, including functions to interrupt initialization of an operating system and to update a video frame buffer with platform graphics data when the initialization of the operating system is interrupted, and to merge graphics generated by operating system initialization logic with platform graphics data.
オペレーティング・システムの初期化に割り込む機能と、オペレーティング・システムの初期化が割り込まれるとビデオ・フレーム・バッファをプラットフォーム・グラフィクス・データで更新する機能と、オペレーティング・システム初期化ロジックによって生成されたグラフィクス、及びプラットフォーム・グラフィクス・データをマージする機能とを含む、コンピュータの初期化中にプラットフォーム・グラフィクスを表示するための方法及びシステム。 - 特許庁 - When the figure data display device 4 displays a figure with some display scale and reduction display is instructed from the outside, since display figure vertex coordinate group data of a comparatively high-order level exists already on the buffer 42, if display is reduction display in the same range, reduction display can be performed without performing access for the recording medium 2.
図形データ表示装置４がある表示縮尺で図形を表示中であるときに、縮小表示を外部から命令された場合、比較的上位レベルの表示図形頂点座標グループデータは既にバッファ４２上に存在するため、同範囲の縮小表示であれば、記録媒体２へのアクセスを行うことなく縮小表示が可能となる。 - 特許庁 - A read control section 34 reads the PLP stored in the buffer 31 with a lapse of delay time that is obtained from the PLP to be inputted and delay time operation information and is the time from when Common PLP synchronizes with Data PLP to when the PLP is read, and outputs the TS restored according to the TS rate to a post-stage decoder, thus reliably performing decoding by the decoder.
読み出し制御部３４は、入力されるPLPや遅延時間演算情報から得られる、Common PLPとData PLPが同期してからPLPを読み出すまでの遅延時間を経過した後、バッファ３１に蓄積されたPLPを読み出し、TSレートに従って復元されたTSを後段のデコーダに出力することで、デコーダによるデコードを確実に行うことができるようになる。 - 特許庁 - Waveform data stored in the NAND flash memory or the like is read out on a page basis without no interruption to the CPU, samples can be supplied to the buffer of the waveform memory, and the error detection and correction of the data read from an external memory such as the NAND flash memory are performed by an error correction unit of the tone generator.
ＣＰＵへの割り込み無しで、ＮＡＮＤ型フラッシュメモリ等に格納した波形データのページ単位での読出しを行い、波形メモリのバッファにサンプル補充ができるようにするとともに、ＮＡＮＤ型フラッシュメモリ等の外部メモリから読出したデータについてのエラー検出と訂正を楽音生成部内のエラー訂正部で行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
