「data buffer」を含む例文一覧(6933)
＜前へ 1 2 .... 129 130 131 132 133 134 135 136 137 138 139 次へ＞- An HDD is provided with a magnetic disk 10, magnetic heads 20, 21, swing arms 22, 23 and an actuator 24 for moving the magnetic heads 20, 21, a spindle motor 25 rotating the magnetic disk 10, a buffer memory 32 storing data temporarily, and an HDD controller 35.
ＨＤＤは、磁気ディスク１０と、磁気ヘッド２０，２１と、それら磁気ヘッド２０，２１を移動させるためのスイングアーム２２，２３及びアクチュエータ２４と、磁気ディスク１０を回転させるスピンドルモータ２５と、データを一時的に格納するバッファメモリ３２と、ＨＤＤコントローラ３５とを備えている。 - 特許庁 - To suppress the deterioration of image quality by eliminating the intermittent operation of read in an image reader, and to measure the transfer speed of image data from the image reader to a host computer in a short time, without having to depend on the capacity of a buffer memory inside the image reader.
画像読取装置における読み取りの間欠動作を無くして画質の低下を抑止するとともに、画像読取装置からホストコンピュータへの画像データの転送速度を、画像読取装置内のバッファメモリの容量に依存されずに、短時間で測定できるようにする。 - 特許庁 - A digital camera 1 mounted with the storage reproducing device relating to this invention reads a FAT stored in a FAT area (23) of a hard disk 20 when an operation part 14 receives designation of video data to be reproduced, and writes the read FAT in a buffer 17.
本発明に係る記憶再生装置が搭載されたデジタルカメラ１は、操作部１４にて再生対象の映像データの指定を受け付けると、ハードディスク２０のＦＡＴ領域（２３）に格納されているＦＡＴを読み出し、読み出したＦＡＴをバッファ１７へ書き込む。 - 特許庁 - When an actual read request is issued from the CPU 1 to the network interface 100 after the lapse of a predetermined time since the prefetch request is issued, the memory bus interface 120 outputs the response data from the buffer memory 125 to a memory bus 10 in a predetermined timing specified by a BIOS.
プリフェッチ要求を発してから所定時間が経過した後に、ＣＰＵ１からネットワークインタフェース１００へ実際のリード要求を発すると、メモリバスインタフェース１２０が、ＢＩＯＳで規定される所定のタイミングで、応答データをバッファメモリ１２５からメモリバス１０に出力する。 - 特許庁 - The time delay element, such as a RAM shift register or a dual port RAM, acts as a delay buffer and the PN sequence is temporally shifted (delayed), with respect to the received data by a time interval which is multiplied by processing powers of each correlation unit and related to number of the correlation units in the system.
ＲＡＭシフトレジスタまたはデュアルポートＲＡＭなどの時間遅延素子を用いて遅延バッファとして作用させ、ＰＮシーケンスは、各相関器の処理パワーで乗算されるシステム内の相関器の数に関連する時間間隔だけ、受信データに関して時間的にシフト（遅延）される。 - 特許庁 - The sub-processor 104, instead of main processor 102, generates a rendering command based on an application program, stacks it in a command buffer 10 of the main memory 120, generates geometry data 12 and texture 14 required for executing the generated rendering command, and holds them in the main memory 120.
サブプロセッサ１０４は、メインプロセッサ１０２に代わってアプリケーションプログラムにもとづいて描画コマンドを生成し、メインメモリ１２０のコマンドバッファ１０に蓄積するとともに、その生成される描画コマンドの実行に必要なジオメトリデータ１２とテクスチャ１４も合わせて生成してメインメモリ１２０に保持する。 - 特許庁 - A digital camera is equipped with both of a CCD (Charge Coupled Device) which takes charge of a monochrome picture, and another CCD which takes charge of a color picture while a plurality of both of monochrome pictures and color pictures are photographed simultaneously as photographing pictures to store the digital data of respective photographing pictures into a buffer (step 100-108).
デジタルカメラは白黒画像を担当するＣＣＤとカラー画像を担当するＣＣＤの双方を備え、天体撮影時は、撮影画像として白黒画像と、カラー画像との両方の画像を同時に複数撮影して各撮影画像のデジタルデータをバッファに記憶する（ステップ１００〜１０８）。 - 特許庁 - To provide an image processing board and an image processing program which can store a compressed image with the possibly highest quality according to the capacity of an output side memory in an image processing board such as a buffer board which performs a data compression by a JPEG system or the like.
ＪＰＥＧ等の方式によってデータ圧縮を行うバッファ基板等の画像処理基板において、出力側メモリの容量に応じてできる限り高品質な圧縮画像を保管することが可能な画像処理基板および画像処理プログラムを提供する。 - 特許庁 - To provide an error correcting method by which the error information of detected data can be easily correlated to the address of an interleave buffer and by which an error correcting mechanism can be improved easily and inexpensively, to provide an error corrector utilizing the method, and a magnetic tape device.
検出されたデータの誤り情報とインターリーブバッファのアドレスとを簡単に対応させることができ、誤り訂正機能を簡単且つ低コストで向上できる誤り訂正方法並びにその方法を利用した誤り訂正装置及び磁気テープ装置を提供することを目的とする。 - 特許庁 - Then, when a storage request message, which is a response transmitted from the mobile IP terminal 2, is received by the receiving section 13, a data storage processing section 15 stores into a buffer 16 the VoIP voice packet destined to the mobile IP terminal 37 transmitted thereafter from the mobile IP terminal 2.
そして、受信部１３によって携帯ＩＰ端末２から送信される応答である、蓄積要求メッセージが受信されると、データ蓄積処理部１５は、その後に携帯ＩＰ端末２から送信される携帯ＩＰ端末３７宛てのＶｏＩＰ音声パケットをバッファ１６に蓄積する。 - 特許庁 - Input nodes of first inverters MP3, MN11 are connected to the first node N1, output nodes of the first inverters MP3, MN11 are connected to the second node N2, and a third transistor MP1 made into an off-state when data is input to the page buffer P/B is connected between the first inverters MP3, MN11 and a power source terminal Vdd.
第１インバータMP3,MN11の入力ノードは、第１ノードN1に接続され、第１インバータMP3,MN11の出力ノードは、第２ノードN2に接続され、第１インバータMP3,MN11と電源端子Vddの間には、データをページバッファP/Bに入力するときにオフ状態となる第３トランジスタMP1が接続される。 - 特許庁 - At the time point when the recording is finished, the discrimination is made by the control means 14 whether the storage amount of the buffer 20 again reaches the data amount for one track or larger, and when it is reached, the erasure of the one track and the write-in to the erased track are carried out, while the reproduction still state is settled when not reached.
その記録終了時点で制御手段１４は再びバッファ２０の蓄積量が１トラック分のデータ量以上になったかどうか判定し、なっていれば１トラックの消去とその消去したトラックへの書き込みを行い、なっていなければ、再生スチル状態とする。 - 特許庁 - The delay buffer 14 abandons a frame when the frame overflowing by the change of the delay time exists, inserts invalid data between the final packet before changeover and the first packet after changeover, and starts writing after changeover from the notified first writing pointer after changeover.
また、遅延バッファ１４は、遅延時間の変更によって溢れるフレームがあればフレームを破棄し、切り替え前の最後のパケットと切り替え後の最初のパケットの間に無効データを挿入し、通知された切り替え後の最初の書き込みポインタから切り替え後の書き込みを開始する。 - 特許庁 - Further, the storage means has a buffer memory and is configured to store the moving image signals as one file for each predetermined term or for each predetermined data amount, thereby providing a configuration appropriate for retrieval or reading stored moving image signals.
また、記憶手段がバッファメモリを有し、前記動画像信号を所定期間毎もしくは所定のデータ量ごとに１つのファイルとして記憶する構成とすることにより、すでに記憶されている動画像信号を検索したり読み出したりするに適した構成とすることができた。 - 特許庁 - This transcoder is equipped with an input-side decoder device, a quantizer which re-quantize data quantized repeatedly by the decoder device with a re-quantization factor, a VLC coder which is connected to the output side of the quantizer, and an output-side coder device equipped with an output buffer.
このトランスコーダは、入力側のデコーダ装置と再量子化ファクタによって前記デコーダ装置において複量子化したデータを再量子化するための量子化器と該量子化器の出力側に接続されたＶＬＣコーダ及び出力バッファを備える出力側のコーダ装置を備える。 - 特許庁 - The receiving load operating circuit 106 determines the state of received load by obtaining multiplication results of the first level and a second level representing the number of unprocessed received packet data stored in the receiving buffer 104 stepwise and controlling the transmission timing of a transmission timing generating circuit 107.
受信負荷演算回路１０６は、第１のレベル値と、受信バッファ１０４に格納されている未処理の受信パケットデータ数を段階的に表した第２のレベル値との乗算結果を求めて受信負荷状態を判定し、送信タイミング生成回路１０７の送信タイミングを制御する。 - 特許庁 - A filter coefficient selection part 7 performs a prescribed arithmetic operation to the image data for 3×3 pixels obtained from a line buffer 5, performs comparison with a threshold value and outputs signals for selecting the three kinds of vertical, horizontal and normal thinning filter coefficients corresponding to a luminance gradient direction to respective coefficient memories 8.
フィルタ係数選択部７はラインバッファ５から得られた３×３画素分の画像データに対して所定の演算を行ない、閾値と比較して輝度勾配方向に応じた縦，横，通常の３種類の補間フィルタ係数を選択する信号を各係数メモリ８に出力する。 - 特許庁 - The buffer storage control part 22 of each lane 21 transfers evacuation data transferred from the leveling management information storage part 13 to the NVM chips 23 through the chip connection bus 24 mutually independently in parallel based on instructions of a leveling management information evacuation/restoration processing part 14.
各レーン２１のバッファ記憶制御部２２は、平準化管理情報退避・回復処理部１４の指示のもとに、平準化管理情報記憶部１３から転送される退避データを、チップ接続バス２４を介して、互いに独立に並行してＮＶＭチップ２３へ転送する。 - 特許庁 - A file receiver 2 transmits a synchronization packet including a transmission request block number and acknowledgement (block number, start packet number and end packet number of received data packet) to a file transmitter 1 after securing a predetermined area in a receiving buffer 207.
ファイル受信装置２は、受信用バッファ２０７に所定領域を確保した後、送信要求ブロック番号及び確認応答（受信したデータパケットのブロック番号、開始パケット番号及び終了パケット番号）を記述した同期パケットをファイル送信装置１へ送信する。 - 特許庁 - When a release button 18 is fully pressed in imaging mode, a parallax distribution calculating part 71 extracts a plurality of feature points common in left and right viewpoint image data read from buffer memories 52 and 54, calculates the parallax amount of each of the plurality of feature points, and calculates a distributed parallax amount.
撮影モードでレリーズボタン１８を全押しすると、視差分布算出部７１は、バッファメモリ５２，５４から読み出した左右視点画像データにおいて共通する複数の特徴点を抽出して、複数の特徴点それぞれの視差量を算出し、分散視差量を算出する。 - 特許庁 - When the code data are interrupted and a buffer empty 22 is outputted or when the part 13 performs marker processing and a marker processing execution signal 24 is outputted, a decoding stop signal generating part 14 generates a decoding stop signal 28 to stop the decoding processing of the part 16.
符号データが中断してバッファエンプティ２２が出力されたり、マーカ検出部１３でマーカ処理を行ってマーカ処理実行信号２４が出力されると、復号停止信号生成部１４は復号停止信号２８を生成し、復号部１６の復号処理を停止させる。 - 特許庁 - A target code amount per I picture is set so as to make a code amount to be allocated to each I picture in an MPEG buffer 105 almost constant, and a static image signal is encoded as an I picture of a set target code amount to generate MPEG data.
ＭＰＥＧバッファ１０５内の各Ｉピクチャに割り当てられる符号量が略一定になるようにＩピクチャ１枚あたりの目標符号量を設定し、静止画像信号を、設定した目標符号量のＩピクチャとして符号化してＭＰＥＧデータを生成する。 - 特許庁 - In the base plate 101 on which the actuator 130 for moving a head for writing/reading data on/from a disk 115 is installed so as to be freely turned, buffer slots 103, 106 for absorbing the external shock transmitted to the actuator are prepared around the turning center of the actuator.
ディスク１１５へのデータの書き込みおよびディスクからのデータの読み出しを行うヘッドを移動させるアクチュエータ１３０が回動自在に設置されたベースプレート１０１において：アクチュエータの回動中心の周辺に，アクチュエータに伝達される衝撃を緩和する緩衝スロット１０３，１０６を設けた。 - 特許庁 - Then the buffer areas, to which a signal pattern for phase lock loop, automatic gain adjustment at data reproduction and for automatic adjustment of a light source power and a signal pattern used for detecting a synchronization pattern, production of a recovered clock and end of block reproduction are recorded, are used for various purposes.
そして、バッファエリアについては、データ再生時の位相同期ループや自動利得調整、光源パワーの自動調整用の信号パターンや、同期パターン、再生クロックの生成、ブロック再生終了の検出等に用いる信号パターンを記録することで各種の目的に利用できるようにした。 - 特許庁 - A clock selection and signal generation circuit 20 outputs a clock selection signal clksel and a clock stopping signal clkstp in accordance with the data accumulation quantity of a transmission/reception buffer 40, and a clock generation circuit 10 controls the frequency of a clock signal clk in accordance with clksel and stops the supply of the clock signal in accordance with clkstp.
クロック選択信号生成回路２０は、送受信バッファ４０のデータ蓄積量に応じて、クロック選択信号clksel及びクロック停止信号clkstpを出力し、クロック生成回路１０はclkselに応じてクロック信号ｃｌｋの周波数を制御し、またclkstpに応じてクロック信号の供給を停止する。 - 特許庁 - The digital camera provides a means for converting information on the acquired communication data and a communication status into a file format for recording, and allows an output from this conversion means to be stored temporarily in its internal storage means through a buffer according to an instruction from a user via a built-in user interface.
取得した通信データの情報及び通信ステータスを、記録するファイルフォーマットへと変換する変換手段を有し、ユーザーが、装置搭載のユーザーＩ／Ｆより指示することで、前記変換手段の出力をバッファを介して装置搭載の記憶手段に一時記憶できるようにする。 - 特許庁 - Then, whether or not data for attack are written in the copy origin buffer is judged by acquiring and comparing the sizes of buffers at the copy origin and copy destination to be designated when the copy function is called by the attack target process according to the hook function called by the jump instruction.
そして、そのジャンプ命令により呼び出されるフック関数によって、攻撃対象プロセスがコピー関数を呼び出す際に指定するコピー元及びコピー先のバッファのサイズを取得し比較することで、コピー元バッファに攻撃用データが書き込まれているのか否かを判断する。 - 特許庁 - A storage device 2 includes a memory control part 23 for controlling reading or writing to a first nonvolatile semiconductor memory 25; a microprocessor 22 for controlling the inside of the storage device; and a memory 24 functioning as a buffer when reading or writing data from a host device 1.
記憶装置２には、第１の不揮発性半導体メモリ２５に対する読み出し又は書き込みを制御するメモリ制御部２３と、記憶装置内の制御を行うマイクロプロセッサ２２と、ホスト装置１からのデータの読み出し又は書き込み時のバッファとして機能するメモリ２４を備える。 - 特許庁 - Since the memory address of the drawing elements and a developing processing constitution ID are allowed to correspond to each other to be stored in a table, object data to which common developing processing constitution is adaptable can be successively taken out of a buffer to be processed and, therefore, the writing number of times of a developing processing means can be reduced.
描画要素の格納アドレスと展開処理構成ＩＤとを対応させてテーブルに記憶したので、共通の展開処理構成が適用可能なオブジェクトデータを順次バッファから取り出して処理できるので、展開処理手段の書き換え回数が削減できる。 - 特許庁 - A data management section 2 counts the number Di of transfer processing end packets at each measurement period, calculates an estimated number of resident available packets in a transmission buffer on the basis of the count, the measurement period and an upper limit of a transfer processing delay time, and transmits the result of calculation to a reception propriety discrimination section 3.
データ管理部２は、転送処理完了パケット数Ｄ_iを測定周期毎にカウントし、このカウント値と測定周期と転送処理遅延時間の上限値に基づいて、送信バッファ内に滞在可能なパケット数の推定値を算出し、算出結果を受付可否判定部３へ送信する。 - 特許庁 - The deletion notification processing unit reads out plural deletion notifications all together from the deletion notification buffer, classifies the deletion notifications by unit area smaller than the storage area, and performs, by unit area, processing for invalidating write data relating to the deletion notifications classified in the same unit area all together.
削除通知処理部は、削除通知バッファから複数の削除通知を一括して読み出してストレージ領域よりも小さい単位領域毎に分類し、同一の単位領域に分類された削除通知にかかる書き込みデータを一括して無効化する処理を単位領域毎に実行する。 - 特許庁 - A caption detection section 155 determines whether a macroblock of image data supplied from an image rearrangement buffer 142 includes a caption, and informs a rate control section 154, a motion prediction/compensation section 153, and a quantization section 145 of information associated with the macroblock including the caption.
キャプション検出部１５５は、画面並べ替えバッファ１４２から供給される画像データのマクロブロックにキャプションが含まれているか否かを判定し、キャプションが含まれているマクロブロックに関する情報を、レート制御部１５４、動き予測・補償部１５３、および量子化部１４５に通知する。 - 特許庁 - A strobe length for determining the conduction time of a heating resistor is calculated for each character string (step S15-S16) and a heating resistor corresponding to print data stored in a print buffer is driven selectively according to the calculated strobe length thus performing printing of each line.
発熱抵抗体に対する通電時間を決定するストローブ長を１文字列毎に算出し（ステップＳ１５〜Ｓ１６）、印字バッファに格納された印字データに対応する発熱抵抗体をこの算出されたストローブ長に従って選択的に発熱駆動することでライン毎の印字を行う。 - 特許庁 - The monitor and control apparatus 1 includes: a communication block including network processors 13a, 13b and 14 connected to a bus circuit 16 via a bus buffer 15; and a control block including a controller 18, a memory 19 and data memories 20a, 20b and 21 connected to a bus circuit 17.
監視制御装置１は、バスバッファ１５を挟んで、バス回線１６に接続されたネットワーク処理部１３ａ，１３ｂ，１４による通信用ブロックと、バス回線１７に接続された制御部１８、メモリ部１９、及びデータメモリ部２０ａ，２０ｂ，２１による制御用ブロックとを、備える。 - 特許庁 - In an OUT transaction, a CPU (26) transfers OUT and DATA 0/1 packets to a device (12) from a host (10) to a device (12) through a downlink buffer (24), causes a NAK/ACK packet generation device (34) to generate a NAK signal and transmits it to the host (10).
ＯＵＴトランザクションにおいて、ＣＰＵ（２６）は、ホスト（１０）からデバイス（１２）へのＯＵＴ，ＤＡＴＡ０／１パケットを下りバッファ（２４）を介してデバイス（１２）に転送すると共に、ＮＡＫ，ＡＣＫパケット生成装置（３４）によりＮＡＫ信号を生成させてホスト（１０）に送信する。 - 特許庁 - Image data picked up by an objective optical system 4 and A/D-converted are temporarily stored in a memory 8 and then inputted into a correction portion of the chromatic aberration of magnification for carrying out the correction of the chromatic aberration of magnification through a buffer 21 whose storage capacity is limited in an aberration correction portion 10.
対物光学系４を用いて撮像され、Ａ／Ｄ変換された画像データはメモリ８に一時格納された後、収差補正部１０内の制約された記憶容量のバッファ２１を経て倍率色収差補正を行う倍率色収差補正部に入力される。 - 特許庁 - A device power supply area 120 which is unitarily power-controlled includes a general DMA controller 132 for transferring PCM data stored in a buffer memory, each peripheral device 134 of the DMA controller, and a system controller 124 which transmits a DMA transfer request.
一元に電源制御がなされるデバイス電源領域１２０において、バッファメモリに格納されたＰＣＭデータを転送可能な汎用ＤＭＡコントローラ１３２、該汎用ＤＭＡコントローラの各周辺デバイス１３４、ＤＭＡ転送要求を伝達するシステムコントローラ１２４が設けられている。 - 特許庁 - After a display screen is instructed to be stored by an operation of a performance button 35 and when a drawing circuit 2070 terminates the drawing in a specified preferential order except a performance symbol, image data of the drawing frame buffer, which are drawn until at the time, are stored in a screen-shot storage area 153s.
演出ボタン３５の操作により表示画面を記憶させる指示があった後、描画回路２０７０が演出図柄を除いた特定の優先順位までの描画が終了すると、その時までに描画した描画用フレームバッファの画像データをスクリーンショット記憶領域１５３ｓに保存する。 - 特許庁 - An input mode judgment part 104 executes the judgment of the input mode only when this information processor for a document processing provided with a front end processor is utilized for the first time, and performs the mode changeover for which the input mode is judged and the rewrite of data inside a keyboard buffer 103.
入力モード判定部１０４は、フロントエンドプロセッサを含む文書処理のための情報処理装置が、最初に利用されるときにのみ入力モードの判定を実行し、入力モードを判定したモード切り替え、キーボードバッファ１０３内のデータの書き換えを行う。 - 特許庁 - Data read from the information storage buffer 802 and information assembled by the additional information assembly unit 806 is multiplexed by a multiplexer 807, assembled to an MAC frame by an MAC frame assembly unit 808, and sent to a packet network through a physical interface unit 809.
情報格納バッファ８０２より読み出されたデータと付加情報組立部８０６により組み立てられた情報は、多重部８０７により多重され、ＭＡＣフレーム組立部８０８によりＭＡＣフレームに組み立てられ、物理インタフェース部８０９を介してパケット網に送出される。 - 特許庁 - A block selection address BA shown to select the memory block is latched, and data are output when one memory block of a plurality of the memory blocks is operated and in non-operation time by making the output the activation signal of the output buffer of the memory block.
メモリブロックが選択されたことを示すブロック選択アドレスＢＡをラッチし、その出力をメモリブロックの出力バッファの活性化信号とすることにより複数のメモリブロックのうちどれか一つのメモリブロックが動作時においても非動作時においてもデータを出力する。 - 特許庁 - This system is provided with a request outstanding buffer(ROB) for recording the data request, a remote access cache(RAC) for caching the result of a preceding memory request to a request node and a directory (20) for recording the whole state of a cache line inside the system.
上記システムは、データ要求を記録するための要求未了バッファ（ＲＯＢ）と、要求ノードに対し先行するメモリ要求の結果をキャッシュするための遠隔アクセスキャッシュ（ＲＡＣ）と、システム内のキャッシュラインの全域的ステートを記録するためのディレクトリ（２０）とを含んでなる。 - 特許庁 - When the new Huffman code is selected (S5), a Huffman code table of the new Huffman code is stored in a table buffer (S6), the new Huffman code table is added to the head of a JPEG file (S7), and Huffman coding is applied to quantized DCT transform coefficient data and the result is added to the JPEG file (S8).
切り換える場合（Ｓ５）、新しいハフマン符号のハフマン・テーブルをテーブル・バッファに格納し（Ｓ６）、ＪＰＥＧファイルの先頭に新しいハフマン・テーブルを付加し（Ｓ７）、量子化されたＤＣＴ変換係数データをハフマン符号化してＪＰＥＧファイルに追加する（Ｓ８）。 - 特許庁 - When a menu is selected on a GUI screen, a top part of the data related to the selected menu is immediately read out from the disk-like recording medium even though the definitive operation with respect to the selecting process is not carried out, and it is stored in a buffer memory (shock-proof memory) for the preceding reproduction.
ＧＵＩ画面上でメニューが選択された際、その選択処理に対する確定操作がなされなくても直ちに当該選択されたメニューに係るデータの先頭部分をディスク状記録媒体から読み出して先行再生用のバッファメモリ（ショックプルーフメモリ）に格納する。 - 特許庁 - A main CPU sets a high probability game flag and a specific game flag on the basis of stop symbol data and a game state buffer, sets a number of times (X) of high probability games to "5", and sets a number of times (J) of specific games to any one of "0", "5" and "100".
メインＣＰＵは、停止図柄データと遊技状態バッファに基づいて、高確率遊技フラグの設定および特定遊技フラグの設定を行うとともに、高確率遊技回数（Ｘ）に「５」を設定し、特定遊技回数（Ｊ）に「０」「５」「１００」のいずれかを設定する。 - 特許庁 - To secure necessary output characteristic without setting a new program nor new terminal required for executing the program by sending the output signal received from an output buffer to a data input terminal, using a reset signal as a latch fetching signal and switching the output characteristic according to the output signal sent from a latch circuit.
半導体集積回路の出力バッファ制御回路において、出力バッファから出力される出力信号の出力インピーダンスを制御することによって、いろいろな外部入力条件に最適な出力インピーダンスで出力することができる。 - 特許庁 - Then, in the control LSI 1, a selector 11 for switching output signals g1 from the internal circuit 14 of the control LSI 1 to the memory 8 for the data storage and the signals i1 inputted from external input/output signals d1 through an interface buffer 3 is provided.
このセレクタ１１により、制御ＬＳＩ１が選択されている動作モード時には、メモリ８は、その制御ＬＳＩ１が使用し、またメモリを内蔵していないその他の制御ＬＳＩ２が選択されている動作モード時には、制御ＬＳＩ１の外部端子には、メモリ８の信号が割り付けられる。 - 特許庁 - To provide an apparatus for driving an image display device which converts digital image data per pixel into an analog signal and drives a liquid crystal cell in response to the converted analog pixel signal using voltage charged with a driving circuit with a dual buffer structure, and to provide a designing method.
デジタル画像データをピクセルごとにアナログ信号に変換し、アナログ信号に変換された画素信号を２重バッファ構造の駆動回路により充電された電圧により液晶セルを駆動させるための画像表示素子駆動装置及び設計方法を提供する。 - 特許庁 - To move application to optional application processors (AP processors), to quickly update tunnel tables the respective AP processors have, and to reduce a buffer for waiting for a packet during data update in a communication system using an IP tunnel for communication among the AP processors.
アプリケーション処理装置（ＡＰ処理装置）間の通信にＩＰトンネルを用いる通信システムにおいて、アプリケーションを任意のＡＰ処理装置に移動でき、かつ、各ＡＰ処理装置が有するトンネルテーブルの更新を迅速に行い、テーブル更新中にパケットを待ち合わせるためのバッファを小さくする。 - 特許庁 - In the processing of recording data transmitted from the information processing apparatus (host) onto a disk of the HDD as a storage drive (SD), a system is configured such that its DMA transfer is pipelined with a write buffer (WB) provided in a memory of the SD as a border, and a command for this operation is added to the SD.
情報処理装置（ホスト）からストレージドライブ（ＳＤ）であるＨＤＤのディスクに対するデータ記録処理において、そのＤＭＡ転送を、ＳＤのメモリ上に用意したライトバッファ（ＷＢ）を境にパイプライン化し、この動作のためのコマンドをＳＤに追加した構成である。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
