「data buffer」を含む例文一覧(6933)
＜前へ 1 2 .... 122 123 124 125 126 127 128 129 130 .... 138 139 次へ＞- Audio data obtained from a digital signal processing part 15 are, after writing into a buffer memory 17 from a write-in control part 16a by synchronizing to the processing operation, read out to an audio reproducing circuit 16c at a specified speed and outputted.
デジタル信号処理部１５から得られるオーディオデータを、その処理動作に同期して書き込み制御部１６ａからバッファメモリ１７に書き込んだ後、一定の速度で音声再生回路１６ｃに読み出して出力する。 - 特許庁 - A controller 5 controls the encoding rate of a video encoder 3 using a bit rate obtained by subtracting the total of the encoding bit rates of encoding data A and B in buffer memories 7 and 8 from a multiplex output bit rate as an upper limit.
制御器５は、重化出力ビットレートからバッファメモリ７、８からの符号化データＡ、Ｂの両符号化ビットレートの合計値を差し引いたビットレートを上限として符号化するようにビデオ符号化器３の符号化レートを制御する。 - 特許庁 - An access kind decision part 38 analyzes whether the writing access from the host is a sequential access or a random access, selects the data buffer structure of an optimal number of sections in accordance with the access kinds and executes cache operation.
アクセス種別判定部３８でホストからの書込アクセスがシーケンシャルアクセスかランダムアクセスかを解析し、バッファ構成制御部４０がアクセス種別に応じて最適な区画数のデータバッファ構成を選択してキャッシュ動作を実施する。 - 特許庁 - To provide a DMA controller and a method thereof, which can be easily applied to right and left scanning and double-sided printing only by parameter setting for bit map data of ring buffer specification stored in a forward direction.
順方向に格納されたリングバッファ仕様のビットマップデータに対して、パラメータ設定のみで左右スキャン及び表裏面印刷の何れの場合にも簡易に対応することができるＤＭＡ制御装置及びその方法を提供する。 - 特許庁 - A packet monitor 116 monitors a data stream traffic to each buffer, and measures traffic parameters, such as the number of packet or the number of bits to be received each second by one or a plurality of buffers in the outbound module 100.
パケット・モニタ１１６が、各バッファへのデータ・ストリーム・トラフィックを監視し、アウトバウンド・モジュール１００において１つまたは多数のバッファによって１秒毎に受信するパケット数またはビット数のようなトラフィック・パラメータを測定する。 - 特許庁 - The cell array region Ar1 is appropriate as a buffer memory region suitable for frequently writing/reading, and the cell array region Ar2 is appropriate as a multivalent memory region of which data storage amount per a single memory cell is increased.
セルアレイ領域Ａｒ１は頻繁に書込／読出しを行うのに適したバッファメモリ領域として適しており、セルアレイ領域Ａｒ２は単一メモリセル当りのデータ記憶量を高くした多値記憶領域として適している。 - 特許庁 - The chip selection circuit activates defect detecting and repairing circuits, such as a repair circuit or a test time shortening circuit, when at least one signal out of output signals of the plurality of data input buffer circuits is in a first logic state.
チップ選択回路は複数のデータ入力バッファ回路の出力信号のうち少なくとも一つが第１論理状態の時、リペア回路またはテストタイム短縮回路のような不良検証及び改善回路を活性化させる。 - 特許庁 - The moving image coding apparatus which selects the coding processing method for a macroblock to be coded according to the load state information which can be calculated based upon the load state of the CPU resource and the buffer amount of image data.
ＣＰＵ資源の負荷状態や、画像データのバッファ量に基づいて算出できる負荷状態情報に応じて符号化すべきマクロブロックの符号化処理方法を選択する動画像符号化装置を提案するものである。 - 特許庁 - To provide a technology for appropriately adjusting a buffer capacity to be secured for a communication terminal in which communication resources are released while maintaining connection to a network, and to temporarily hold data to be transmitted to the communication terminal.
ネットワークへの接続を維持しながら通信リソースが解放された通信端末に対して確保すべき、その通信端末へ送信すべきデータを一時的に保持するためのバッファ容量を適切に調整するための技術を提供する。 - 特許庁 - To provide a data transfer controller by which occurrence frequency of interruption to a central processing unit is reduced without restricting the storage capacity of a buffer memory housed in a peripheral module at a transfer destination.
転送先の周辺モジュールに内蔵されたバッファメモリの記憶容量に制約されることなく、中央演算処理装置に対する割り込みの発生回数を低減させることを可能とするデータ転送制御装置を提供すること。 - 特許庁 - To provide a memory system and its control method in which load operation for a buffer memory is executed simply and quickly in a memory system performing load operation of data from a nonvolatile memory with a smaller unit than a normal read-out unit.
通常の読み出し単位より小さな単位で不揮発性メモリからデータのロード動作行うメモリシステムであって、バッファメモリへのロード動作を簡易且つ迅速に実行するメモリシステムおよびその制御方法を提供すること。 - 特許庁 - The two processor core models execute a target program of a system comprising two processor cores having endian formats different from each other and a buffer memory for temporarily storing transmission data between the two processor cores to simulate operations of the two processor cores respectively.
２つのプロセッサコアモデルは、エンディアン形式が夫々異なる２つのプロセッサコアと、２つのプロセッサコア間の転送データを一時記憶するバッファメモリと、を備えるシステムのターゲットプログラムを実行して２つのプロセッサコアの動作を夫々模擬する。 - 特許庁 - Further, the control section 31 controls a packetize section 35 to read and packetize the image data stored in the rearrangement buffer 34 by each frequency component, and controls a network interface 36 to sequentially output the packet to a network.
また、制御部３１は、パケタイズ部３５を制御して、並び替えバッファ３４に蓄積された画像データを周波数成分毎に読み出させてパケット化させ、ネットワークインタフェース３６を制御して、そのパケットを順次ネットワークに出力させる。 - 特許庁 - The content playback apparatus comprises a backup unit 106 which, when the playback of the content file is aborted, saves in the storage unit 104 content data buffered in a buffer 102 that has not been played and information that indicates a playback-restart position.
このコンテンツ再生装置は、コンテンツファイルの再生が中断されると、バッファ１０２にバッファリングされている未再生のコンテンツデータと、再生再開地点を示す情報とを記憶部１０４に保存するバックアップ部１０６を含む。 - 特許庁 - The capacity of the buffer memory is made to store image data of original comprising a plurality of pages and original read processing in a continuous original skimming-through mode is applied to the original where a DF(Draft Feed means) is continuously operated.
バッファメモリの容量は複数ページの原稿の画像データを格納できる容量として、ＤＦ（原稿搬送手段）を連続的に動作させる連続流し読みモードで原稿流し読みによる原稿読み込み処理を行う。 - 特許庁 - In a band analyzing device 10, a column buffer 12 stores and holds a data row D11 of an image line for each column (row) continuously until a prescribed number of columns (M columns) are stored corresponding to the number of taps of horizontal filtering.
帯域分析装置１０において、コラムバッファ部１２は、画像ラインのデータ列Ｄ１１をコラム（列）毎に記憶・保持し、水平フィルタリングのタップ数に対応した所定のコラム数（Ｍコラム）分だけ記憶するまで、これを継続する。 - 特許庁 - Where a first control unit 10 operates as an active system, and a second control unit 20 operates as a standby system, a controller 14 outputs the data to be transferred to the second control unit 20 to the buffer memory 16 of an FIFO system.
第一の制御ユニット１０がアクティブ系、第二の制御ユニット２０がスタンバイ系として動作する場合、コントローラ１４は、第二の制御ユニット２０へ転送すべきデータをＦＩＦＯ方式のバッファメモリ１６に出力する。 - 特許庁 - To provide an image processing unit that can reduce capacity of a buffer memory used in the case of image forming even when received image data are rotated so as to decrease the size of a printed circuit board thereby reducing the cost.
入力された画像データを回転する場合であっても、画像形成の際に使用するバッファメモリの容量を削減し、基板の縮小化を実現し、コストの低減を図ることができる画像処理装置を提供する。 - 特許庁 - To provide a memory management method, and a memory management device capable of properly carrying out error correction by specifying a loss position even when there is a block in a ring buffer wherein sequential data is not stored and missing.
リングバッファに順次データが格納されず欠落したブロックが生じた場合であっても、消失位置を特定して誤り訂正を正しく行うことを可能にするメモリ管理方法、及びメモリ管理装置を提供することを目的とする。 - 特許庁 - When recording is started before read-out of the management information from the disk 1 to the management information memory 24 is completed, the drive part 21 writes data in the buffer memory 23 in the disk 1 after read-out of the management information is completed.
ドライブ部２１は、ディスク１から管理情報メモリ２４への管理情報の読み出しが完了する前に録音が開始された場合、管理情報の読み出し完了後に、バッファメモリ２３内のデータをディスク１に書き込む。 - 特許庁 - When the electronic camera detects that no memory card (100) is mounted or its storage capacity is deficient, the electronic camera automatically uses built-in wireless communication circuits (7, 8) to transfer the image data from the buffer memory (5) to an external database (400).
メモリカード（１０）が装着されていないまたは記憶容量が不足していることを検知した場合には、自動的に内蔵の無線通信回路（７、８）を用いて、画像データをバッファメモリ（５）から外部のデータベース（４００）に転送する。 - 特許庁 - When a data amount stored in a buffer 15 exceeds an upper limit threshold continuously for a switching start time or over, the rate switching section 24 of the wireless control station 2 performs switching so as to make the transmission rates of individual wireless channels increase.
無線制御局２の、レート切替え部２４は、バッファ１５に格納されているデータ量が切替え起動時間以上の間継続して上限閾値を超えた場合、個別無線回線の伝送レートを増加させるように切り替える。 - 特許庁 - While a first card comprising a program is being processed, the video 330, image 320 and agent animation data 350, etc. specified by a second card, third card, etc. are transferred to the buffer on a magnetic disk 230 beforehand.
番組を構成している１枚目のカードを処理している間に、２，３，…枚目のカードで指定された映像３３０，画像３２０，エージェント・アニメーションのデータ３５０等をあらかじめ、磁気ディスク２３０上にあるバッファに転送しておく。 - 特許庁 - To prevent the convergence of the common buffer memory of a multiport switch when performing flow control of frame export shut down for a data link layer in a multiport switch in a network system, in which stations are connected by a full duplex link.
全二重方式リンクによりステーション間が接続されるネットワークシステムにおけるマルチポートスイッチに関し、データリンク層のフレーム送出停止のフロー制御を行っている際に、マルチポートスイッチの共通バッファメモリが輻輳するのを防止する。 - 特許庁 - After the BTM module for a tracing operation is enabled, the BTM module snoops transaction on mutual connection and collects information included in the transaction to a data block having a size conforming with a writing buffer in the memory controllers.
トレーシング動作のためＢＴＭモジュールがイネーブルされた後、ＢＴＭモジュールは相互接続上のトランザクションをスヌープし、これらのトランザクション内に含まれる情報を、メモリコントローラ内の書き込みバッファに一致する大きさのデータブロックにまとめる。 - 特許庁 - The image display device has a display region 100 comprising a plurality of pixels 1 and serial data and instructions inputted from signal lines s1 and s2 are inputted to a buffer circuit 10 through an interface circuit 14 and the DA converting circuit 11.
複数の画素１からなる表示領域１００を有し、信号線ｓ１，ｓ２から入力されるシリアルデータ及び命令がインターフェース回路１４及びＤＡ変換回路１１を介して、バッファ回路１０に入力される。 - 特許庁 - The apparatus 10 conducts a change of an order of respective element data in the multimedia and selecting by using the information 171 and network information 172 of information of the band width, and temporarily stores its result in a second buffer 164.
このマルチメディア属性情報１７１及び帯域幅の情報であるネットワーク情報１７２を用いて、マルチメディアデータ内の各要素データの順序変えや選別を行い、その結果を一時的に第２のバッファ１６４に格納する。 - 特許庁 - A high order interpolation means 7 reads out the mean values M sequentially form the buffer 6 and applies Cubic spline interpolation on the mean value M using 8×8 interpolation pixels to obtain image data S1 representating the reduced original image.
高次補間演算手段７は、バッファ６から平均値Ｍを順次読み出して、平均値Ｍに補間画素点数を８×８画素としたCubicスプライン補間演算を施し、原画像の縮小画像を表す縮小画像データＳ１を得る。 - 特許庁 - To provide a moving image decoding apparatus which reduces the amount of data to be transferred even when performing image processing, prevents overflow of an input buffer section and further is adaptive to a plurality of output means.
画像処理を行う場合であってもデータ転送量の削減が可能で、かつ入力バッファ部のオーバーフローを防止し、さらに複数の出力手段にも対応可能な動画像復号装置を提供することを目的とする。 - 特許庁 - When the reproduction of the preceding VOBU is finished, the stream separation section 107 changes a value of a system clock STC (ST 705) and restarts the data write of the VOBU next to the preceding VOMU and succeeding VOBUs to each elementary buffer.
前記先行ＶＯＢＵの再生が終了すると、ストリーム分離部１０７はシステムの時計ＳＴＣの値を変更する（ＳＴ７０５）と共に、前記各エレメンタリバッファへの前記後続ＶＯＢＵ以降のデータ書込みを再開する。 - 特許庁 - A user traffic distribution part 52 distributes received user traffic to the traffic flow of a user unit, extracts a buffer retained amount in the host station unit multiplexed for each user data flow and notifies the flow control part 57.
ユーザトラフィック分配部５２は、受信したユーザトラフィックを、ユーザ単位のトラフィックフローに分配すると共に、ユーザデータフロー毎に多重されている上位局装置内のバッファ滞留量を抽出してフロー制御部５７に通知する。 - 特許庁 - In an entrance node 103, a sensor type discrimination unit 201 executes data buffering according to a sensor type, using a buffer management table 205, when receiving sensor information from a plurality of sensors 101 managed by a sensor management unit 203.
エントランスノード１０３は、センサ管理部２０３で管理する、複数のセンサ１０１からセンサ情報が入力されると、センサ種別判別部２０１が、バッファ管理テーブル２０２を用いて、センサ種別に応じたデータバッファリングを行う。 - 特許庁 - The semiconductor nonvolatile memory sets the minimum management unit in which host side logical addresses are successively arranged, successively writes input data into a buffer, and generate the address conversion information of the logical address of each minimum management unit and the physical address of a nonvolatile memory.
ホスト側論理アドレスが順次に並ぶ最小管理単位を設定し、入力されたデータをバッファに順次に書き込み、最小管理単位毎の論理アドレスと不揮発性メモリの物理アドレスとのアドレスの変換情報を生成する。 - 特許庁 - The drawing image sharing apparatus then generates a differential image between the captured display image and a drawing image of the other site stored in a data buffer, and transmits the differential image to a drawing image sharing apparatus of the other site as a drawing image of its own site.
そして、取得した表示画像とデータバッファに格納された他拠点の描画画像との差分画像を生成し、当該差分画像を、自拠点の描画画像として他拠点の描画画像共有装置に送信する。 - 特許庁 - The data processing apparatus 1 includes: a plurality of computing units 11, 21, 31, and 41: the plurality of primary caches 12, 22, 32 and 42; a secondary cache 50; and a plurality of successively and continuously connected buffer caches 13, 23, 33, and 43.
本発明のデータ処理装置１は、複数の演算器１１、２１、３２、４１と、複数の１次キャッシュ１２、２２、３２、４２と、２次キャッシュ５０と、順次連続的に接続された複数のバッファキャッシュ１３、２３、３３、４３とを備えている。 - 特許庁 - When a control signal for switching to the trigger operation mode is inputted from the outside, switching to a trigger operation mode is performed, and a content (data) to be set by the first trigger is written on the first buffer 4a of the control object unit 4.
外部からトリガ動作モードに切り替える制御信号が入力されると、トリガ動作モードに切り替わり、一つ目のトリガで設定されるべき内容（データ）を制御対象ユニット４の第１のバッファ４ａに書き込む。 - 特許庁 - To make the hold-time of write-in data securable without using a delay buffer in a semiconductor integrated circuit device in which a write-in control circuit for securing a hold-time at the time of a write-in cycle is built in.
書き込みサイクル時のデータホールド時間を確保するための書き込み制御回路を内蔵した半導体集積回路装置において、書き込みデータのホールド時間を遅延バッファーを用いずに確保することができることを目的とする。 - 特許庁 - To shorten the writing time by effectively using the function possessed by a memory 14 in a memory control circuit 10 provided between a CPU 12 and the memory 14 to enable the writing of data to the memory 14 through a write buffer 18.
ＣＰＵ１２とメモリ１４間にあって、ライトバッファ１８を介してメモリ１４に対するデータの書き込みを可能とするメモリ制御回路１０において、メモリ１４の持つ機能を有効に利用して書き込み時間の短縮を図る。 - 特許庁 - In the case of the printing job for which two-way communication between the client and the printer is requested, only the print queue is stored in the buffer, and a wait signal for allowing the transmission of the main body data of the printing job to wait is outputted to the client.
クライアントとプリンタとの間で双方向通信の要求される印刷ジョブの場合は、印刷キューのみをバッファに蓄積するとともに、クライアントには印刷ジョブの本体データの送出を待機させるウェイト信号を出力する。 - 特許庁 - To improve the utilization rate of storage areas for respective resources and to shorten a transfer time in the case of transfer from the buffer area of an image (semiconductor) memory for primarily storing input/output images to an HDD for saving compressed data.
入出力画像を一次的に記憶する画像（半導体）メモリのバッファ領域から圧縮データ保存用のＨＤＤへの転送に際し各リソースの記憶領域の利用率の向上、転送時間の短縮化を図る。 - 特許庁 - The read counter 4 increments synchronously with the read clock CKr only while the write end signal is inputted, and an output signal controller outputs data stored in the buffer indicated by the incremented value Cr.
読み出しカウンタ４は、書き込み終了信号が入力されている間のみ、読み出しクロックＣＫｒに同期してインクリメントし、出力信号制御部は、そのインクリメント値Ｃｒが示すバッファに格納されたデータを出力する。 - 特許庁 - To provide a semiconductor disk device that can reliably store data sent by a writing command from a central processing unit and temporarily stored in a buffer, even if driving voltage fails.
駆動電圧に異常が生じた場合においても、中央処理装置からの書き込み指令に基づき送出され、バッファに一時的に蓄積されている状態のデータを確実に格納することのできる半導体ディスク装置の提供。 - 特許庁 - A PWM circuit part 12 generates a PWM signal with a duty factor corresponding to the correction digital data 14a and supplies the PWM signal 10a to a low-pass filter circuit 20 through a PWM signal output buffer circuit 13.
ＰＷＭ回路部１２によって補正デジタルデータ１４ａに対応したデューティのＰＷＭ信号を生成し、ＰＷＭ信号出力バッファ回路部１３を介してＰＷＭ信号１０ａをローパスフィルタ回路２０へ供給する。 - 特許庁 - The part 14 detects a transfer rate of each cycle, dynamically changes the buffer size for print data of the next cycle in accordance with the transfer rate of the preceding cycle and suppresses the down time of the printer and the part 12.
転送制御部１４は、各周期の転送レートを検出し、前周期の転送レートに応じて次周期の印刷データのバッファサイズを動的に変更し、印刷装置及び印刷データ管理部１２の休止時間を抑制する。 - 特許庁 - When the amount X of received data stored in a buffer 10 is larger than a reference value B and smaller than a reference value A, a selector 40 gives a reference clock CK0 from a frequency dividing circuit 32 as a clock CK to a D/A converter 50.
バッファ１０に蓄積されている受信データの量Ｘが基準値Ｂより多く基準値Ａよりも少ないときセレクタ４０は、分周回路３２からの基準クロックＣＫ０をクロックＣＫとしてＤ／Ａ変換器５０に与える。 - 特許庁 - A disk recording and reproducing device (26) records the streaming data of a stream buffer (38) in an optical disk (28) in the unit of a cell and records the control information corresponding to a cell in the optical disk (28), while dynamically controlling the cell size within the control threshold.
ディスク記録再生装置（２６）は、制御閾値以内で、セルサイズを動的に制御しつつ、ストリームバッファ（３８）のストリームデータを、セルの単位で光ディスク（２８）に記録し、セルに対応する制御情報を光ディスク（２８）に記録する。 - 特許庁 - That is, according to specifications of the recorder or a recording mode of the recorder, a buffer which temporarily stores intermediate data generated by image-processing executed by the system LSI is selectively assigned to the first memory RAM 301 or second memory RAM 302.
即ち、記録装置の仕様或いは記録装置の記録モードに従って、システムＬＳＩが実行する画像処理によって生成される中間データを一時的に格納するバッファを第１或いは第２のメモリに選択的に割当てる。 - 特許庁 - The short packet data which are multiplexed and stored in the multiplexed buffer circuit are sent to a multiplexing circuit, and an IP signal added with a TCP/IP header is multiplexed at the position where the interface signal of an IP exclusive line is multiplexed and is sent to the destination A.
多重バッファ回路に多重化され蓄積されたショートパケットは多重化回路に送られ、TCP/IPヘッダが付加されたIPパケット信号はIP専用線のインターフェース信号の多重化される位置に多重化されて宛先Ａに送られる。 - 特許庁 - The packetized voice data is read out from the accumulation part 40 by the fixed length packet through the read control by the control part 30, stored in a buffer part 50 temporarily, and output after depacketization in a depacketizing part 60.
また、パケット化された音声データは、制御部３０の読み出し制御により、蓄積部４０から固定長パケット単位で読み出され、バッファ部５０で一時保存され、パケット解除部６０でパケットを解除された後、出力される。 - 特許庁 - A storage level is set according to the remaining capacity of the buffer area E1, the remaining capacity of the BOF data area E4 or the number of accesses to a file in a file information table E2 in the past and the last access time in the table E2, etc.
バッファエリアＥ１の残りの容量、ＢＯＦデータエリアＥ４の残りの容量、またはファイルインフォメーションテーブルＥ２における当該ファイルに対する過去のアクセス回数、最終アクセス時刻などに応じた保存レベルを設定する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
