「data transfer controller」を含む例文一覧(872)
＜前へ 1 2 .... 8 9 10 11 12 13 14 15 16 17 18 次へ＞- When the first DMA controller 60 performs DMA transfer to the image memory 54 area, the operation of the first DMA controller 60 is temporarily stopped by a pause bit described in descriptor information referred to by the first DMA controller 60, and the second DMA controller 58 which finishes DMA transfer of the image data block to the image memory 54 area is first instructed to restart.
そこで、当該画像メモリ５４領域に対する第１のＤＭＡコントローラ６０のＤＭＡ転送に際して、第１のＤＭＡコントローラ６０が参照するディスクリプタ情報に記述したポーズビットによってその動作を一時停止させ、当該画像メモリ５４領域の画像データブロックのＤＭＡ転送が終了した第２のＤＭＡコントローラ５８から再開指示を行なわせる。 - 特許庁 - The data transfer controller includes a transaction controller 84 which executes transaction processing and instructs the transmission of a packet constituting a transaction, and a packet generation circuit 86 for generating the packet whose transmission is instructed by the transaction controller 84, and outputting transmission data for allowing a transmission circuit 40 to transmit the generated packet.
データ転送制御装置は、トランザクション処理を行い、トランザクションを構成するパケットの送信指示を行うトランザクションコントローラ８４と、トランザクションコントローラ８４により送信指示されたパケットを生成し、生成されたパケットを送信回路４０に送信させるための送信データを出力するパケット生成回路８６を含む。 - 特許庁 - To provide a controller and a control method for properly executing data transfer between an internal bus master and an external bus slave and data transfer between an external bus master and an internal bus slave in a processing circuit transmitting signals each showing a transfer status to the internal bus mater and the internal bus slave via the same signal line.
同一の信号線を介して、内部バスマスタと内部バススレーブに対して転送状態を示す信号を送信する処理回路において、内部バスマスタと外部バススレーブ間のデータ転送と、外部バスマスタと内部バススレーブ間のデータ転送とを適切に実行する制御装置及び制御方法を提供する。 - 特許庁 - Respective function modules 2 to 5 constituting the programmable controller system are provided with function decision codes including the maximum number of data transfer of one message as well as their kind information (communication module or I/O module etc.), and divisional transfer is enabled by using the maximum number of data transfer as a parameter to efficiently transmit messages.
プログラマブルコントローラシステムを構成する各機能モジュール２〜５に、その種別情報（通信モジュールかＩ／Ｏモジュールかなど）とともに１メッセージの最大データ転送数を含む機能判別コードを持たせ、この最大データ転送数をパラメータとして分割転送し得るようにし、効率の良いメッセージ伝送を可能とする。 - 特許庁 - Serial interface modules 15-1 to 15-m and 41-1 to 41-m can adjust transfer performance by performing attachment/detachment in accordance with request transfer performance, and data is transmitted and received between a transfer controller 1 and an input-output device 4 through them.
シリアルインタフェースモジュール１５−１〜１５−ｍ，４１−１〜４１−ｍは要求転送性能に応じて着脱することで転送性能の調整が可能で、それらを介して転送制御装置１と入出力装置４との間のデータの送受信が行われる。 - 特許庁 - To provide a transfer deviation preventing method for DMA and a DMA controller which prevent data transfer from deviating to an illegal address, such as an address to which no memory is allocated or an address which is already used for another purpose, when the DMA transfer is carried out.
ＤＭＡ転送を行うにあたって、メモリが割当てられていないアドレスや他の用途に使用されているアドレスなど不正なアドレスにデータ転送が逸脱することを防止するＤＭＡの転送逸脱防止方法及びＤＭＡコントローラを提供する。 - 特許庁 - If preparations are made and a recording operation is available in a video data recording and reproducing device 5 side, a video data input device supplies (n-1) pieces of serial video file data through a data transfer system network 10 with control of a system controller 9.
映像データ記録再生装置５側での準備が整い記録動作が可能であれば、システム制御装置９の制御により、データ転送系ネットワーク１０を介して上記映像データ入力装置から、（ｎ−１）個のシリアル映像ファイルデータが供給されてくる。 - 特許庁 - A data transfer mechanism is provided with a main memory 2 storing image data, a line memory 5 outputting pixel data of a second input line to the resolution conversion part 6 and a DMA(direct memory access) controller 3 which DMA-transfers picture data of the first input line from the main memory 2.
データ転送機構は、画像データを格納する主メモリ２と、解像度変換部６に対して第２入力ラインの画素データを出力するライン・メモリ５と、主メモリ２から第１入力ラインの画像データをＤＭＡ転送させるＤＭＡコントローラ３とを備える。 - 特許庁 - The interface 4 includes a two-way communicable control line 4a which can transfer various types of control signals between the engine 2 and the controller 3 and a single-way data line 4b which performs the single-way communication to transmit the image data from the controller 3 to the engine 2.
エンジンインターフェース４は、プリンタエンジン２とプリンタコントローラ３間の各種制御信号をやりとりする双方向通信可能な制御線４ａと、プリンタコントローラ３からプリンタエンジン２へ画像データを送信する片方向の通信を行うデータ線４ｂからなる - 特許庁 - When a transfer center S transmits a packet by radio, a reception part 7 of a sound reproducing terminal R receives this packet and stores sound code data included in the packet and picture data in the storage area of an I/O controller 4 and that of an I/O controller 3 respectively.
転送センタＳがパケットを無線送信すると、音声再生端末Ｒの受信部７がこのパケットを受信して、パケットに含まれる音声符号データをＩ／Ｏコントローラ４の記憶領域に、画像データをＩ／Ｏコントローラ３の記憶領域に格納する。 - 特許庁 - Transfer data 003 to be shared by a USB host controller 101 and an external module 104 is stored in the shared memory 103 and management data 004 to be used exclusively by the USB host controller 101 is stored in the dedicated memory 107.
ＵＳＢホストコントローラ１０１及び外部モジュール１０４によって共用されるべき転送データ００３を前記共用メモリ１０３に保存し、前記ＵＳＢホストコントローラ１０１によって専用されるべき管理データ００４を前記専用メモリ１０７に保存する。 - 特許庁 - To provide a transfer controller which can be controlled with the precision of a transfer clock of a CPU and in which the processing load of the CPU can be reduced in receiving video data conforming to an MPEG2 or the like and multimedia data such as a moving picture and sound on a network through a server.
ネットワーク上にて、サーバを介してＭＰＥＧ２準拠等の映像データや、動画や音声等マルチメディアデータを受信する際に、ＣＰＵの転送クロックの精度で制御でき、かつＣＰＵの処理負荷を軽減できる転送制御装置を提供する。 - 特許庁 - The ATA/STA combined controller is provided that comprises a control unit (300-330) for controlling data transfer to and/or from an ATA compliant parallel storage device (135, 140) and a control unit (335, 340) for controlling data transfer to and/or from an SATA compliant serial storage device (220, 225).
制御装置は、ＡＴＡ準拠のパラレル記憶装置（１３５，１４０）との間のデータ転送を制御する制御ユニット（３００−３３０）と、ＳＡＴＡ準拠のシリアル記憶装置（２２０，２２５）との間のデータ転送を制御する制御ユニット（３３５，３４０）とを備える。 - 特許庁 - The network monitoring camera system is constituted of a monitoring camera, having a compression-encoding function, a compressed image transferring data control function, and a network transfer control function, the network, and a monitoring camera system controller having a network transfer control function, and a compressed image transferring data control function.
圧縮符号化機能と圧縮画像転送データ制御機能とネットワーク転送制御機能を持つ監視カメラと、ネットワークと、ネットワーク転送制御機能と圧縮画像転送データ制御機能とを持つ監視カメラシステムコントロール装置によって構成される。 - 特許庁 - To provide a data transfer controller for constructing a node relationship of a network and a memory structure into the same/similar structures for easily setting increase/decrease of nodes, change in a network structure and the like to a data transfer function of communication using a distributed shared memory.
ネットワークのノード関係とメモリ構造とを一致或いは近い構造にし、ノードの増減やネットワーク構造の変更などを分散共有メモリを用いた通信のデータ転送機能に対して容易に設定することができるデータ転送制御装置を提供する。 - 特許庁 - This cache control method manages use state of cache blocks using shared memories which can be accessed from each controller in order to perform exclusive control in which both controllers can transfer data to the same cache block unless the domains of data transfer overlap even if it is the same cache block.
データ転送の領域が重ならない限り同一キャッシュブロックであっても両コントローラが同一キャッシュブロックにデータ転送を可能とする排他制御を行うため、各コントローラからアクセス可能な共有メモリを使用して、キャッシュブロックの使用状況を管理する。 - 特許庁 - To provide an inter-node data transfer control system, an inter-node data transfer controller and a computer program which can be used while hardly changing an existing repeater system structure even when any address or identifier is overlapped between nodes belonging to different repeater systems.
異なる中継装置に属するノード同士でアドレスや識別子が重複する場合でも、既存の装置構造をほとんど変更することなく用いることができるノード間データ転送制御システム、ノード間データ転送制御装置及びコンピュータプログラムを提供する。 - 特許庁 - A System BIOS 13b selects a data transfer rate controlled by a wireless LAN communication controller 24 on the basis of discrimination contents by the display driver 13d.
Ｓｙｓｔｅｍ ＢＩＯＳ１３ｂは、表示ドライバ１３ｄによる判定内容に基づいて、無線ＬＡＮ通信コントローラ２４にて制御されるデータ転送の速度を選択する。 - 特許庁 - A controller (103) is provided with a first connection part for connecting to a network (400) and a second connection part for connecting to a cable (201) for data transfer different from the network (400).
制御装置(103)は、ネットワーク(400)に接続するための第１接続部と、このネットワーク(400)とは異なるデータ転送用のケーブル(201)に接続するための第２接続部とを有する。 - 特許庁 - To provide a display controller in which a transfer rate capable of coping with the increase in the amount of display data is realized with low power consumption and to provide a display unit and an electronic equipment.
表示データ量の増加に対応可能な転送レートを低消費電力で実現することができる表示コントローラ、表示ユニット及び電子機器を提供する。 - 特許庁 - To provide a device controller raising transfer speed without need of a special configuration on the device side, when a total data amount to be transferred becomes a predetermined amount or greater.
転送する総データ量が所定量以上となる場合に、デバイス側に特別な構成を必要とせず、転送速度を向上するデバイスコントローラを提供する。 - 特許庁 - To provide a DMA controller for smoothly executing data transfer between a module group or memory connected to a bus and a module group connected to a network.
バスに接続されたモジュール群やメモリと、ネットワークに接続されたモジュール群との間のデータ転送を円滑に行うことが可能となるＤＭＡコントローラを提供する。 - 特許庁 - To reduce the load on a bus, to eliminate the necessity of impedance control, to attain acceleration, and to reduce the circuit scale in a bus controller, and a data transfer method.
バス制御装置及びデータ転送方法において、バスの負荷を軽減し、かつハイインピーダンス制御を不要にし、高速化及び回路規模の削減を可能にする。 - 特許庁 - To provide a physical layer circuit and a data transfer controller, capable of reducing power unnecessarily consumed before connection of a USB cable, and to provide electronic equipment including it.
ＵＳＢケーブルの接続前に無駄に消費されてしまう電力を低減できる物理層回路、データ転送制御装置、及びこれを含む電子機器を提供すること。 - 特許庁 - To provide a clock generating circuit that can generate a clock with a high frequency by using a simple circuit configuration and to provide a data transfer controller using the clock generating circuit and an electronic device.
高い周波数のクロックを簡素な回路構成で生成できるクロック生成回路及びこれを用いたデータ転送制御装置、電子機器を提供すること。 - 特許庁 - To provide an imaging apparatus in which electromagnetic noise being emitted to the outside is suppressed without lowering the transfer rate of data being transferred from a printer controller to a printer engine.
プリンタコントローラからプリンタエンジンに転送するデータの転送速度を低下せずに、外界へ発せられる電磁ノイズの小さい画像形成装置を提供すること。 - 特許庁 - To provide a display controller capable of suppressing data transfer frequency on an image hardly updated, while eliminating the discontinuity of the image in moving picture display.
動画表示における画像の不連続性を解消しながら、ほとんど更新されない画像についてはデータ転送頻度を抑制できる表示コントローラを提供する。 - 特許庁 - A direct memory access controller 53 under the control of a CPU 52 controls data transfer between a semiconductor memory 58 and a device connected to the SCSI bus 10.
ダイレクトメモリアクセスコントローラ５３は、ＣＰＵ５２により制御され、半導体メモリ５８と、ＳＣＳＩバス１０に接続されている機器との間のデータ転送を制御する。 - 特許庁 - To provide a data transfer controller which can actualize fast access by a simple circuit when a master such as a CPU accesses a memory space having successive addresses.
ＣＰＵなどのマスタが連続したアドレスのメモリ空間をアクセスするとき簡単な回路で高速アクセスを実現できるデータ転送制御装置を提供することを目的とする。 - 特許庁 - If no error is detected, on the other hand, the page data read out is copied as it is to the copy destination Pb of the memory cell array without transfer to the controller 12.
これに対し、誤りが検出されない場合には、コントローラ１２に転送することなく、その読み出したページデータをメモリセルアレイのコピー先Ｐｂにそのままコピーする。 - 特許庁 - To provide a memory card controller, a multimedia device, a controlling method, and a program capable of realizing both of sharing an external interface and improving of data transfer rate.
外部インタフェースの共有化とデータ転送速度の向上との両立を図ることを可能としたメモリカード制御装置、マルチメディア機器、制御方法、及びプログラムを提供する。 - 特許庁 - To provide a FIFO memory controller capable of improving data transfer efficiency when a write frequency of a FIFO memory is different from a read frequency thereof.
ＦＩＦＯメモリの書き込み周波数と読み出し周波数が異なる場合におけるデータ転送効率の向上を図ることができるＦＩＦＯメモリ制御装置を提供する。 - 特許庁 - The first port is used for development of CMYK image data, the other port is used as an output-only port to transfer a clear image to a second engine controller.
１つ目のポートはＣＭＹＫ画像データの展開用として、もう１つのポートは第２のエンジンのコントローラへクリア画像を転送するための出力専用のポートとして利用する。 - 特許庁 - To provide a data transfer controller for reducing power consumption by means of a power-down mode as well as achieving a proper process during the power-down mode, and to provide an electronic device.
パワーダウンモードによる低消費電力化とパワーダウンモード中における適正な処理を両立できるデータ転送制御装置及び電子機器を提供すること。 - 特許庁 - This command issuing type storage medium controller 100 comprises a data transfer control part 101, a random number generation part 102, and a storage medium control part 103.
この発明のコマンド発行型蓄積媒体制御装置１００は、データ転送制御部１０１と、乱数発生部１０２と、蓄積媒体制御部１０３と、を備えている。 - 特許庁 - To provide a magnetic disk device capable of enhancing performance while securing the data transfer rate between a host controller and the device to be equal to or larger than a prescribed value and to provide a retry control method therefor.
上位コントローラとの間のデータ転送レートを所定値以上確保し、性能向上を図る磁気ディスク装置及びそのリトライ制御方法の提供。 - 特許庁 - If a bus controller 2101 sees the state of CPU bus 221 permitting, it obtains the bus right to conduct the DMA-transfer of four image data to the 32-bit bus 221.
バス制御部２１０１はＣＰＵバス２２１の状態を見て、ＣＰＵバス２２１が開いていればバス権を獲得し、３２bitのバス２２１上に４画像データをＤＭＡ転送する。 - 特許庁 - The direct memory access controller 54 is controlled by the CPU 55 to control data transfer between the semiconductor memory 58 and the device connected to the Ethernet (R) 18.
ダイレクトメモリアクセスコントローラ５４は、ＣＰＵ５５により制御され、半導体メモリ５８とイーサネット（登録商標）１８に接続された機器との間のデータ転送を制御する。 - 特許庁 - The audio processor predicts the next process and controls the DMA controller 15 so as to transfer the necessary data and programs from an external memory 1 to a local memory beforehand.
オーディオ処理プロセッサは次に行われる処理を予測して、必要なデータやプログラムを前もって外部メモリ１からローカルメモリに転送するようにＤＭＡコントローラ15を制御する。 - 特許庁 - To provide a data transfer controller capable of eliminating deficiency generated at a time when a reset clearing the topology information of a node takes place, an information storage medium and electronic equipment.
ノードのトポロジ情報をクリアするリセットが発生した場合に生じる不具合を解消できるデータ転送制御装置、情報記憶媒体及び電子機器の提供。 - 特許庁 - In this data transfer controller of an IEEE1394 standard, between a link core and a CPU, a built-in RAM for storing packets capable of random access is provided other than a FIFO.
ＩＥＥＥ１３９４規格のデータ転送制御装置において、リンクコアとＣＰＵとの間に、ＦＩＦＯの他に、ランダムアクセス可能なパケット格納用の内蔵ＲＡＭを設ける。 - 特許庁 - To provide a memory controller, a chip and a method for performing data transfer to an LCD (liquid crystal display) so that disturbance is not generated in the display of the LCD.
本発明の目的は、ＬＣＤの表示に乱れが発生しないようにＬＣＤにデータ転送をおこなうためのメモリコントローラ、チップおよび方法を提供することにある。 - 特許庁 - The comparison result is sent to an input/output controller control circuit 102 and, if a match is found, data transfer processing is continued without saving and restoring the current pointer.
この比較結果は、入出力制御装置制御回路１０２に通知され、一致した場合にはカレントポインタのセーブ／リストアを行わずにデータ転送処理を続行する。 - 特許庁 - A memory system according to an embodiment includes a controller which performs data transfer between a host device and a nonvolatile second storage section via a volatile first storage section.
実施形態のメモリシステムは、揮発性の第１の記憶部を介してホスト装置と不揮発性の第２の記憶部との間のデータ転送を行うコントローラを備えている。 - 特許庁 - The direct memory access controller is responsive to a data transfer request received from one of the plurality of channels or from the processor to access one set of the corresponding control data stored in the memory, the direct memory access performing at least a portion of the data transfer requested in dependence upon the accessed control data.
ダイレクト・メモリ・アクセス・コントローラは、前記複数のチャネルの１つ又は前記プロセッサから受信するデータ転送要求に応答して、前記メモリ中に記憶された前記対応する制御データの１組にアクセスし、前記ダイレクト・メモリ・アクセスは、前記アクセスされる制御データに依存して要求される前記データ転送の少なくとも一部を実行する。 - 特許庁 - The display control device 101 is provided with a RAM 130 for storing still image data, a direct memory access (DMA) controller 1141 for reading out the still image data from the RAM 130, temporarily storing the read data and transferring the data to the display device 102, a CPU 111 for controlling the transfer speed of the still image data from the DMA controller 1141, and a register 1142.
本発明の表示制御装置１０１は、静止画像データを格納するＲＡＭ１３０と、ＲＡＭ１３０からの前記静止画像データを読み出して一時的に保持し表示装置１０２に転送するダイレクトメモリアクセスコントローラ１１４１と、ダイレクトメモリアクセスコントローラ１１４１からの前記静止画像データの転送速度を調整するＣＰＵ１１１及びレジスタ１１４２と、を具備している。 - 特許庁 - For readout processing of stream data transferred by using isochronous transfer, a USB transfer controller 104 is provided with a function of storing the receive data in successive buffer areas with a signal for switching the storing method in the buffer areas and a data quantity counter 103 which stores the total number of data in a storage device 102 so that the receive data readout processing can be carried out faster by software.
アイソクロナス転送を用いて転送されるストリームデータの読み出し処理において、ＵＳＢ転送制御装置１０４にバッファ領域への格納方法を切り替える信号により連続したバッファ領域に受信データを格納する機能と、記憶装置１０２内の総データ数を記憶するデータ数カウンタ１０３を設けることで、ソフトウェアによる受信データ読み出し処理を高速化する。 - 特許庁 - The data transfer control device for data transfer via a serial ATA bus includes a transport controller 10 supplied with and operated on a clock CLK2 generated by a physical layer circuit 100 according to a reference clock CLK1, and a link controller 50 supplied with and operated on the clocks CLK1 and CLK2.
シリアルＡＴＡバスを介してデータ転送を行うデータ転送制御装置は、基準クロックであるＣＬＫ１に基づき物理層回路１００により生成されたクロックＣＬＫ２が供給され、クロックＣＬＫ２に基づき動作するトランスポートコントローラ１０と、クロックＣＬＫ１、ＣＬＫ２が供給され、ＣＬＫ１、ＣＬＫ２に基づき動作するリンクコントローラ５０を含む。 - 特許庁 - When the quantity of data transferred from a host device is equal to the capacity of a data buffer contained in a magnetic tape device 7, a CPU 1 gives an instruction to a bus controller 2 to change the data transfer destination from the device 7 to a magnetic disk device 4.
ＣＰＵ１は上位装置から転送されてきたデータ量が磁気テープ装置７内のデータバッファ量に達すると、バスコントローラ２に対してデータの転送先を磁気テープ装置７から磁気ディスク装置４へ変更を行うよう命令を出す。 - 特許庁 - In response to receipt of a data request from the remote node, the memory controller transmits requested data from the home system memory to the remote node and conveys responsibility for global coherency management for the requested data from the home node to the remoter node in a separate transfer.
リモート・ノードからのデータ要求の受信に応答して、メモリ制御装置が要求データをホーム・システム・メモリからリモート・ノードに送信し、別の転送において、要求データに対するグローバル・コヒーレンス管理の責任を、ホーム・ノードからリモート・ノードに譲渡する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
