「data transfer controller」を含む例文一覧(872)
＜前へ 1 2 .... 8 9 10 11 12 13 14 15 16 17 18 次へ＞- To provide a framework capable of reducing a burden for memory management processing, and capable of transferring data efficiently and stably without enlarging a shared memory size used for the data transfer, when transferring the data using a USB host controller.
ＵＳＢホストコントローラを使用してデータ転送を行う場合に、メモリ管理処理の負担を軽減するとともに、データ転送に用いる共有メモリサイズを大きくすることなく、効率よく安定してデータ転送を行うことができる枠組みを提供する。 - 特許庁 - A device power supply area 120 which is unitarily power-controlled includes a general DMA controller 132 for transferring PCM data stored in a buffer memory, each peripheral device 134 of the DMA controller, and a system controller 124 which transmits a DMA transfer request.
一元に電源制御がなされるデバイス電源領域１２０において、バッファメモリに格納されたＰＣＭデータを転送可能な汎用ＤＭＡコントローラ１３２、該汎用ＤＭＡコントローラの各周辺デバイス１３４、ＤＭＡ転送要求を伝達するシステムコントローラ１２４が設けられている。 - 特許庁 - The control part reports, when it determines that data communication cannot be performed at the predetermined speed or more due to a deteriorated transfer environmental state of a wireless part, the transfer environmental state of the wireless part to the USB controller by the transfer state report means thereof to perform LS communication as it is.
また、制御部は、無線部の伝送環境状態が悪くなり、所定以上のスピードでデータ通信が行うことができないと判断した場合は、制御部の伝送状態通知手段によって、無線部の伝送環境状態がＵＳＢコントローラに知らされ、そのままＬＳ通信を行う。 - 特許庁 - And, in case of real mode, BOIS calculates physical memory address with a segment that is set in a CPU register and offset, and sets it as transfer address to a by master IDE controller 16, and practices data transfer with HDD by in a DMA transfer mode (STEP S104).
一方、リアルモードであれば、ＢＩＯＳは、ＣＰＵレジスタにセットされているセグメントとオフセットとから物理メモリアドレスを計算し、それを転送アドレスとしてバスマスタＩＤＥコントローラ１６にセットすることにより、ＤＭＡ転送モードによってＨＤＤとの間のデータ転送を実行する（ステップＳ１０４）。 - 特許庁 - When the connection of the USB memory 26 is detected by a connection detector 11a and besides when the transfer end setting information in the storage unit 17 is indicating that the USB memory 26 be set as the transfer end, a transfer controller 11b transfers data received to the USB memory 26.
転送制御部１１ｂは、接続検出部１１ａによってＵＳＢメモリ２６の接続が検出され、かつ記憶部１７の転送先設定情報がＵＳＢメモリ２６を転送先として設定することを示しているときは、受信した受信データをＵＳＢメモリ２６に転送する。 - 特許庁 - The data transfer controller 30 includes a link controller 100 analyzing a packet received from the data transfer controller 10 at a host side via a serial bus, an interface circuit 110 generating an interface signal and outputting it to an interface bus, and an internal register 350 setting timing information for identifying change timing in a signal level of the interface signal which is output from the interface circuit 110.
データ転送制御装置３０は、シリアルバスを介してホスト側データ転送制御装置１０から受信したパケットを解析するリンクコントローラ１００と、インターフェース信号を生成して、インターフェースバスに出力するインターフェース回路１１０と、インターフェース回路１１０から出力されるインターフェース信号の信号レベルが変化するタイミングを特定するためのタイミング情報が設定される内部レジスタ３５０を含む。 - 特許庁 - The image forming apparatus connected with a network has an image data forming part 114 which forms image data, and a controller 120 which prohibits transfer of counterfeit preventive image data made by adding counterfeit prevention information to the image data between apparatuses through the network.
ネットワークに接続されている画像形成装置において、画像データを形成する画像データ形成部１１４と、上記画像データに偽造防止情報が付加された偽造防止付画像データについて上記ネットワークの装置間での転送を禁止する制御部１２０とを備える。 - 特許庁 - The first semiconductor integrated circuit 10 has: a memory controller 14 controlling reading of data from the main memory 30 and writing of data into the main memory 30; and a data transfer part 18 for transferring the data read from the main memory 30 to the second semiconductor integrated circuit 20.
また、第１半導体集積回路１０は、メインメモリ３０からのデータの読み出し及びメインメモリ３０へのデータの書き込みを制御するメモリコントローラ１４と、メインメモリ３０から読み出されたデータを第２半導体集積回路２０へ転送するデータ転送部１８と、を有している。 - 特許庁 - At the time of transferring data of a magnetic card reader being the input means other than the keyboard, a keyboard control part 201 converts data in accordance with a prescribed data transfer format and takes a break code as the bit constitution of data and transfers it to a keyboard controller 102 through the same PS2 interface 40 as the keyboard 20.
キーボード以外の磁気カードリーダのデータを転送する場合に、キーボード制御部２０１は当該データを所定のデータ転送フォーマットに従って変換すると共に当該データのビット構成をブレークコードとし、これをキーボードと同じＰＳ２インタフェース４０を介してキーボードコントローラ１０２に転送する。 - 特許庁 - To provide a printing system and a data transmission/reception control program that can perform transmission/reception of maintenance data in a simple structure dispensing with an individual transmission line as data transfer between a data processing section and an engine controller section, especially in a commercial high speed printing system configuration.
特に業務用の高速印刷システムにおけるデータ処理部とエンジンコントローラ部の間のデータ転送において、個別の伝送路を用意することなく簡易な構成により保守用データの送受信を行える印刷システム及びデータ送受信制御プログラムを提供する。 - 特許庁 - To provide a memory controller capable of preventing the efficiency deterioration of a system memory bus when reading is performed and to provide a direct memory access controller capable of reducing time since acquiring a bus until data transfer is started.
読み出しを行う時にシステムメモリバスの効率悪化を防ぐことができるメモリ制御装置及びバスを獲得してからデータ転送が開始されるまでの時間を短縮することができるダイレクトメモリアクセス制御装置を提供する。 - 特許庁 - The serial data transfer apparatus 200 includes a transport controller 210 which performs processes of a transport layer, a link layer and a physical layer each, a link controller 220 and a physical layer circuit 280, and conducts transmission and reception among communication-destination apparatuses through a serial bus.
シリアルデータ転送装置２００は、トランスポート層とリンク層と物理層の処理を夫々行うトランスポートコントローラ２１０、リンクコントローラ２２０、物理層回路２８０を備え、シリアルバスを介して通信先装置との間で送受信を行う。 - 特許庁 - To provide a data transfer controller by which occurrence frequency of interruption to a central processing unit is reduced without restricting the storage capacity of a buffer memory housed in a peripheral module at a transfer destination.
転送先の周辺モジュールに内蔵されたバッファメモリの記憶容量に制約されることなく、中央演算処理装置に対する割り込みの発生回数を低減させることを可能とするデータ転送制御装置を提供すること。 - 特許庁 - A DMA controller 14 changes a transfer size every time when the data is DMA-transferred to a memory, in accordance with a SL bit added to the data transmitted from the external and received by a communication block 17.
ＤＭＡコントローラ１４は、外部より送信され、通信ブロック１７により受信されたデータに付加されているＳＬビットに応じて、データを、メモリ１３にＤＭＡ転送する毎にその転送サイズを変化させる。 - 特許庁 - The operational control of a printing engine is performed based on an image formed on an intermediate transfer belt in accordance with color registration adjusting image data stored in a printing controller and density adjusting image data stored in the printing engine.
プリントコントローラが記憶するカラーレジ調整用画像データ、及びプリントエンジンが記憶する濃度調整用画像データに応じて中間転写ベルトに形成された画像に基づきプリントエンジンの動作調整を行う。 - 特許庁 - To reduce, in a flash memory system, the number of data transfer operations and data writing operations from a buffer within a memory controller to a flash memory without interfering with access to the flash memory by a host system.
フラッシュメモリシステムにおいて、ホストシステムによるフラッシュメモリへのアクセスに支障を来たさずに、メモリコントローラ内のバッファからフラッシュメモリへのデータ転送動作及びフラッシュメモリへのデータ書込み動作の実行回数を減らす。 - 特許庁 - The interface of a controller part and an engine part is arranged after an RIP, and an engine control part 16 is provided with an image processing part and a video data storage memory, and the interface is configured to transfer digital data by high speed serial communication.
コントローラ部とエンジン部のインタフェースをＲＩＰ２６後とし、エンジン制御部１６に画像処理部とビデオデータの保持メモリを持ち、インタフェースを高速シリアル通信によるデジタルデータでの転送にする構成とする。 - 特許庁 - At the time of receiving any data which are not NAK(or zero length packet) as a reply to the IN token issued to the USB device 1, the transfer controller 80 transmits the data received from the USB device 1 to the USB device 2.
ＵＳＢデバイス１に発行したＩＮトークンに対する応答として、ＮＡＫ（或いは零長パケット）ではなくデータを受信した場合には、ＵＳＢデバイス１から受信したデータをＵＳＢデバイス２に送信する。 - 特許庁 - To reduce the number of data writing operations into a flash memory and data transfer operations to the flash memory from a buffer inside a memory controller without interfering with access to the flash memory by a host system, in a flash memory system.
フラッシュメモリシステムにおいて、ホストシステムによるフラッシュメモリへのアクセスに支障を来たさずに、メモリコントローラ内のバッファからフラッシュメモリへのデータ転送動作及びフラッシュメモリへのデータ書込み動作の実行回数を減らす。 - 特許庁 - Here, each image processing controller develops images for a series of the received data and then always conducts data transfer of developed page group to the engine section, in a form that the engine section can print at the highest printing speed.
ここで、画像処理コントローラ部は、一連の受信データに対して、画像展開を行った後、展開された頁群を常にエンジン部が最大印刷速度で印刷できる形でエンジン部へのデータ転送を行う。 - 特許庁 - The data transfer controller, which is in compliance with the IEEE 1394 standards analyzes a received packet, stores the packet into a queue without processing it immediately and starts processing of the received packet, when a received packet on a data buffer is not in existence.
ＩＥＥＥ１３９４規格のデータ転送制御装置において、受信パケットを解析し、直ぐには処理せずにキューに格納し、データバッファ上の受信パケットが無くなったところで受信パケットの処理を開始する。 - 特許庁 - To provide a cryptograph system in which high speed processing is possible without impairing confidentiality when performing the cipher processing or decoding processing of isochronous data by a common key cipher system and to provide a data transfer controller.
共通鍵暗号化方式によりアイソクロナスデータの暗号処理又は復号処理を行う場合に、機密保持性を損なうことなく高速処理が可能な暗号装置及びデータ転送制御装置を提供する。 - 特許庁 - The controller transfers data via a data transfer path B which directly connects an MFP controller 6 and an I/O control hub 5 as an I/O control device even when a memory access is made to a main memory 3 from a CPU 2 in a memory control hub 4 as a memory control device.
メモリ制御デバイスであるメモリコントロールハブ４においてＣＰＵ２からのメインメモリ３に対するメモリアクセスが発生した場合にも、ＭＦＰコントローラ６とＩ／Ｏ制御デバイスであるＩ／Ｏコントロールハブ５を直接接続したデータ転送経路Ｂを経由してデータ転送する。 - 特許庁 - To provide a system having an image processor and a controller for controlling data transfer to the image processor, in which the safety of data to be transmitted between both of them is secured while considering connection configuration of the image processor and the controller and utilizing the characteristics of the connection configuration.
画像処理装置とその画像処理装置へのデータ転送を制御する制御装置とを有するシステムにおいて、その画像処理装置と制御装置との接続形態を考慮しかつその接続形態の特性を活かして、両者の間で伝送されるデータの安全性を確保する。 - 特許庁 - Port setting means sets a first port for outputting a video signal generated by the graphics controller as a data transfer port compliant with a first interface standard, and also sets a second port as a data transfer port compliant with a second interface standard.
ポート設定手段は、グラフィックスコントローラが生成した映像信号を出力するための第１のポートを第１のインタフェース規格に準拠したデータ転送用のポートとして設定し、第２のポートを第２のインタフェース規格に準拠したデータ転送用のポートとして設定する。 - 特許庁 - This data transfer control method is provided with a process for allocating a fixed size of buffer area on the share memory to a pipe, and a process for controlling the USB host controller to transfer the data between a USB host unit and a USB device unit, via the fixed size of buffer area allocated to the pipe.
パイプに共有メモリ上の固定サイズのバッファ領域を割り当てる工程と、パイプに割り当てた前記固定サイズのバッファ領域を介して、ＵＳＢホスト装置とＵＳＢデバイス装置との間でデータ転送を行うように、ＵＳＢホストコントローラを制御する工程と、を備える。 - 特許庁 - When a receiving error occurs in image data transmitted from a printer controller in an isochronous transfer mode in an (n-1)th cycle, as the received result, data presenting the occurrence of the communication error are transmitted from a printer in the isochronous transfer mode in an n-th cycle.
（ｎ−１）番目のサイクルにおいて、プリンタコントローラからアイソクロナス転送モードにより送信された画像データに受信エラーが発生している場合、受信結果として、通信エラーが発生している旨のデータがｎ番目のサイクルでプリンタからアシンクロナス転送モードにより送信される。 - 特許庁 - When the trigger signal is input from the transfer analyzer 11, the oscilloscope 6 displays the control data input from the master controller 2 via the probe 7, namely, the waveform of the control data corresponding to the above set address together with the waveform of the trigger signal from the transfer analyzer 11.
オシロスコープ６は、伝送解析装置１１からトリガ信号を入力した時点でマスタコントローラ２からプローブ７を介して入力した制御データ、つまり、前述のように設定したアドレスに対応する制御データの波形を、伝送解析装置１１からのトリガ信号の波形とともに表示する。 - 特許庁 - To save a bandwidth of synchronous transfer required for transmission of asynchronous data by enabling transferring asynchronous data at the most efficient transfer rate between a transmitter side target device and a receiver side target device connected in point-to-point in a controller device to be connected to a bus.
バスに接続されるコントローラ機器において、ポイントツーポイント接続された送信側のターゲット機器と受信側のターゲット機器との間で最も効率のよい転送レートでアシンクロナスデータを転送できるようにして、アシンクロナスデータの送信に必要な同期転送の帯域幅を節約する。 - 特許庁 - When a local bus is available, the controller 22 controls the FIFO 2 so as to sequentially transfer one or more words of CPU access data stored in the FIFO 2 to a local memory 56 and to execute burst transfer of DMA access data comprising a plurality of words stored in the FIFO 2 to the local memory 56.
制御器２２は、ローカルバスが使用可能な場合には、ＦＩＦＯ２に格納された１語以上のＣＰＵアクセスデータをローカルメモリ５６に逐次転送し、ＦＩＦＯ２に格納された複数語のＤＭＡアクセスデータをローカルメモリ５６にバースト転送するように、ＦＩＦＯ２を制御する。 - 特許庁 - The controller 4 determines, on receipt of a retransfer request from the host 2 after the transfer, the presence of the influence of noise or the like in the data transferred to the host 2, and the data transfer control part 9 controls the I/O buffer switching part 8 to reduce the noise by lowering the drivability of the output buffer.
転送後、ホスト２からの再転送要求があると、コントローラ４は、ホスト２に転送したデータにノイズなどの影響があると判断し、データ転送制御部９がＩ／Ｏバッファ切り替え部８の制御を行い、出力バッファのドライブ能力を下げてノイズを低減する。 - 特許庁 - A computer captures data written in a storage device to manage the update state of the storage device, transfers the data written in the storage device independently of data writing to the storage device when it can communicate with a storage controller, and interrupts the transfer of the data written in the storage device to manage a transfer state when it cannot communicate with the storage controller.
計算機は、記憶装置に書き込まれるデータを捕捉して記憶装置の更新状態を管理し、記憶制御装置と通信が可能な状態にあるときに、記憶装置へのデータの書き込みと独立して、記憶装置に書き込まれたデータを記憶制御装置に転送し、記憶制御装置と通信が不可能な状態にあるときに、記憶装置に書き込まれたデータの記憶制御装置への転送を中断し、転送状態を管理することを特徴とする。 - 特許庁 - The base station controller 41 includes a transfer suppressing means (call processing control unit 112) which estimates the band use state of at least a downstream section on the basis of a resource use state (resource information) in the controller, and suppresses transfer of data to be multicasted or broadcasted when congestion is predicted.
基地局制御装置４１は、装置内部のリソース使用状況（リソース情報）に基づいて、少なくとも下流区間の帯域使用状況を推定し、輻輳が予想される場合には、マルチキャスト又はブロードキャストするデータの転送を抑制する転送抑制手段（呼処理制御部１１２）を備える。 - 特許庁 - A port arbitration 100 of a system controller 13 adjusts data transfer of PCI Express devices connected to a plurality of ports 101 according to the content of a register 102.
システムコントローラ１３のポートアービトレーション１００は、複数のポート１０１に接続されたＰＣＩ Ｅｘｐｒｅｓｓデバイスのデータ転送をレジスタ１０２の内容に応じて調停する。 - 特許庁 - To easily refer to the latest write time stored in each controller from the outside by completing the expansion of main and sub controllers with a minimum data transfer path expansion.
正副制御装置の増設時に最少限のデータ転送経路の増設で済むようにして、又各制御装置に格納した最新ライト時刻を外部から容易に参照可能とする。 - 特許庁 - To provide an image formation device capable of preventing the deterioration of the data transfer speed of a USB caused by a bit stuff to an operation part connected to a body controller via the USB.
本体コントローラとＵＳＢで接続した操作部に対する、ビットスタッフによるＵＳＢのデータ転送速度の低下を防止することが可能な画像形成装置を提供する。 - 特許庁 - To provide a magnetic disk which realizes a performance improvement effect that the data transfer rate between the magnetic disk and a host controller at or above a certain threshold is secured.
磁気ディスクと上位コントローラとの間のデータ転送レートを一定またはあるしきい値以上を確保するという性能向上効果を実現した磁気ディスクを提供することにある。 - 特許庁 - To simplify the configuration of bus between an input/output interface and a memory controller, to improve the bus use efficiency and to accelerate the data transfer speed.
電子印刷装置用の画像処理コントローラにおいて、入出力インターフェースとメモリコントローラとの間のバス構成を簡単化し、且つバス使用効率を上げ、データ転送速度を上げる。 - 特許庁 - A BIOS executes an operation test, regarding data transfer between a first device controller 20 and a device 21 while varying the combination of the value of interface voltage and the value of operating voltage.
ＢＩＯＳは、第１のデバイスコントローラ２０とデバイス２１との間のデータ転送に関する動作テストを、インターフェース電圧の値と動作電圧の値の組み合わせを変化させながら実行する。 - 特許庁 - To provide a storage system constituted of a storage device and a disk controller which controls data transfer between the storage device and a host computer, wherein the security of a storage medium constituting the storage device is increased.
記憶装置と記憶装置及びホストコンピュータとのデータ転送を制御するディスク制御装置で構成するストレージシステムにおける、記憶装置を構成する記憶媒体のセキュリティを高める。 - 特許庁 - The buffers are divided into four storage ranges respectively and controlled to access to a single access region alone in a normal data transfer under the specification of the address from a controller.
このバッファは、それぞれ４個の記憶領域に分割され、コントローラからのアドレス指定の下、正常なデータ転送時においては単一のアクセス領域に対してのみアクセス制御される。 - 特許庁 - To provide a LAN controller where a plurality of communication lines can be used by one IRQ and high speed data transfer can be performed in 'Ethernet' (trademark).
一つのＩＲＱで複数の通信回線を利用可能で、かつイーサネット（登録商標）におけるデータ転送の高速化を実現可能とするＬＡＮ制御装置を提供することを目的とする。 - 特許庁 - In this memory controller, a CPU sets the number of time slots calculated on the basis of data transfer speed inputted/outputted from ports 32, 33 to access time designation registers 102-1 to 102-4, as shown in Figure 4.
CPUは、ポート３２乃至３３から入出力されるデータ転送速度に基づいて算出したタイムスロット数をアクセス時間指定レジスタ１０２−１乃至１０２−４に設定する。 - 特許庁 - The printing controller 21 is provided with a line buffer 23, a data transfer control part 24, an image memory 25, a writing address operation part 27, a correction information storage part 34, and a UART communication part 33.
プリントコントローラ２１には、ラインバッファ２３、データ転送制御部２４、画像メモリ２５、書き込みアドレス演算部２７、補正情報記憶部３４、ＵＡＲＴ通信部３３が設けられている。 - 特許庁 - To provide a cryptograph system which can suppress deterioration in the cipher strength of a common key cipher system, an increase in a circuit scale, and a deterioration in a processing speed, and to provide a data transfer controller.
共通鍵暗号化方式の暗号強度の低下、回路規模の増大及び処理速度の低下を抑えることができる暗号装置及びデータ転送制御装置を提供する。 - 特許庁 - The image read controller generates a TIFF file (temporary file) in a HDD, on the basis of a multi-page portion of image data generated by a scanner and transfer the generated TIFF file to the file server.
画像読取制御装置は、スキャナに生成させた複数ページ分のイメージデータに基づき、ＴＩＦＦファイルをＨＤＤ内に生成し、生成したＴＩＦＦファイルをファイルサーバに転送する。 - 特許庁 - Also, the transfer of the data between the encoding/decoding circuit 16 and the 1st error correction circuit 14 or the buffer controller 11 is carried out by a prescribed handshake through a bus.
また、符号化／復号化回路１６と、第１誤り訂正回路１４やバッファコントローラ１１との間のデータの転送は、バスを介して所定のハンドシェイクにより行うようにした。 - 特許庁 - The controller logic may then efficiently initiate a frame transfer operation for transferring the modified on-screen data from the video memory to a display of a host electronic device.
コントローラロジックはそれから、ビデオメモリからホスト電子デバイスのディスプレイに修正変更されたオンスクリーンデータを転送するためのフレーム転送動作を効率よく開始することができる。 - 特許庁 - To provide an information processor and a storage controller for improving processing efficiency by reducing the load of a CPU for overwrite erasure and data transfer amounts.
上書き消去のためのＣＰＵの負担及びデータ転送量を減少させることによって処理効率を向上させた情報処理装置及び記憶制御装置を提供すること。 - 特許庁 - This input-output controller 4 compares a transfer information space defining part to which the address area of a main storage device 3 is set with the address of a transfer destination from an input-output device interface 5 to the main storage device, decides whether the written content of a DMA transfer instruction is a transfer information part or a data part and generates a write sequence guarantee instruction.
入出力制御装置４は、主記憶装置３のアドレス領域が設定される転送情報空間定義部と、入出力デバイスインタフェース５から主記憶装置に対する転送先のアドレスを比較し、ＤＭＡ転送指示の書込み内容が転送情報部であるか、または、データ部であるか判定し、書き込み順序保証命令を生成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
