「dynamic memory」を含む例文一覧(509)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 次へ＞
  • To provide a liquid crystal display element which can display a dynamic image and a static image having a quality same as that of a display such as a present liquid crystal display (LCD) and can display memory image with lower voltage than that of a present electronic paper.
    動画像・静止画像を現状のＬＣＤ等のディスプレイと同等の画質で表示することができ、且つ現状の電子ペーパーよりも低電圧でメモリー画像を表示することができる液晶表示素子を提供すること。 - 特許庁
  • To provide a dynamic type semiconductor memory device which is small in layout area, high in redundancy relieving rate and can secure a redundancy relieving while devising measures for a standby current defect caused by a short circuit of a bit line and a word line.
    ビット線とワード線のショート欠陥によるスタンバイ電流不良を対策しながら、小さなレイアウト面積で、高い冗長救済率、かつ確実な冗長救済可能にするダイナミック型半導体記憶装置の提供。 - 特許庁
  • In this programmable controller, a CPU unit 11 is installed with a memory card 15 storing a DHCP (Dynamic Host Configuration Protocol)/BOOTP (Bootstrap Protocol) table wherein a MAC address of the device based on the industrial Ethernet standard and the IP address set to the device are associated.
    産業用Ｅｔｈｅｒｎｅｔ規格に準拠した機器のＭＡＣアドレスと、その機器に設定するＩＰアドレスを関連づけたＤＨＣＰ／ＢＯＯＴＰテーブルを保存したメモリカード１５をＣＰＵユニット１１に装着する。 - 特許庁
  • The IC includes a dynamic random access memory (DRAM) for storing at least one of graphic pixel data and video pixel data, and a pixel data unit (PDU) for processing the pixel data, integrated in the same integrated circuit (IC) chip as the DRAM.
    グラフィック画素データとビデオ画素データの少なくとも１つを記憶するダイナミックランダムアクセスメモリ（ＤＲＡＭ）と、画素データを処理するための画素データユニット（ＰＤＵ）とから構成され、ＤＲＡＭと同じ集積回路（ＩＣ）チップに集積される。 - 特許庁
  • Even when content acquired from a web server 13 is dynamic content in a caching system 12, if the content is designated to be cacheable by a header of HTTP response, the content is stored in a cache memory 12a.
    ウェブサーバ１３から取得したコンテンツが、キャッシングシステム１２において動的コンテンツとされている場合であっても、当該コンテンツについてキャッシュ可能とHTTP Responseのヘッダで指定されている場合には、当該コンテンツをキャッシュメモリ１２ａに保存する。 - 特許庁
  • To especially ensure capacitance of a capacitor and easily form a contact which is formed on a portion except a capacitor forming part, concerning a semiconductor device having the capacitor of concave structure in a DRAM (dynamic random access memory) mixed loading device etc.
    ＤＲＡＭ部混載デバイスなどにおけるコンケーブ構造のキャパシタを有する半導体装置に関し、特にキャパシタの容量を確保するとともに、キャパシタ形成部以外の箇所に形成されるコンタクト部の形成を容易行うものである。 - 特許庁
  • The single chip display processor is constituted of a dynamic random access memory (DRAM) storing at least one of graphic pixel data and video pixel data and a pixel data unit (PDU) for processing the pixel data and is integrated on the same integrated circuit (IC) as the DRAM.
    グラフィック画素データとビデオ画素データの少なくとも１つを記憶するダイナミックランダムアクセスメモリ（ＤＲＡＭ）と、画素データを処理するための画素データユニット（ＰＤＵ）とから構成され、ＤＲＡＭと同じ集積回路（ＩＣ）チップに集積される。 - 特許庁
  • In a step S1, FAT blocks corresponding to a size to the capacity of a synchronous dynamic random access memory (SDRAM) for the FAT blocks are copied in the SDRAM for the FAT blocks in order from the head side out of the FATs recorded in the information recording medium.
    ステップＳ１で、情報記録媒体に記録されているＦＡＴのうち、先頭側から順に、ＦＡＴブロック用ＳＤＲＡＭの容量に対するサイズに対応するＦＡＴブロックを、ＦＡＴブロック用ＳＤＲＡＭにコピーさせる。 - 特許庁
  • To attain the high speed of a synchronous DRAM(dynamic type random access memory) or the like by suppressing the generation of hot carriers in a data input buffer and a data output buffer or the like without incurring an access delay especially at the munimum side of an external power source voltage VDD.
    特に外部電源電圧ＶＤＤのミニマム側でのアクセス遅延を招くことなく、データ入力バッファ及びデータ出力バッファ等におけるホットキャリアの発生を抑制し、シンクロナスＤＲＡＭ等の高速化を図る。 - 特許庁
  • To provide an image pickup device in which luminance inversion at a small area can be prevented to obtain a natural image while saving memory areas in the case of image pickup with a magnified dynamic range where a plurality of picked up original images with different exposures are composited into one image.
    露出の異なる複数の撮像原画像から１枚の画像を合成するダイナミックレンジ拡大撮像において、メモリを節約しつつ小領域における輝度逆転現象を防止して自然な画像を得る。 - 特許庁
  • However, run-time allocation of large contiguous blocks of memory may fail and it is advisable not to rely too much on dynamic buffer allocation with kernels older than 2.1.121 (this applies also to demand-loading the driver with kerneld or kmod).
    しかし実行時に大きな連続メモリブロックを割り当てようとすると失敗することがあるので、 2.1.121以前のカーネルでは、動的なバッファ割り当てはあまりあてにしないほうが良い(これは kerneld や kmod によるドライバのデマンドロードに関しても当てはまる)。 - JM
  • Particularly, the apparatus and the process are contemplated for the deposition of a metal-oxide film, such as a barium, strontium, titanium oxide (BST) film, on a silicon wafer to make integrated circuit capacitors useful in high capacity dynamic memory modules.
    特に、酸化バリウム、酸化ストロンチウム、酸化チタン（ＢＳＴ）フィルムのような金属酸化物フィルムをシリコン・ウエハ上に堆積して、高容量ダイナミック・メモリ・モジュールに有用な集積回路コンデンサを製作する装置および方法を企図している。 - 特許庁
  • On this DRAM (dynamic random access memory) chip, a polysilicon wiring layer (p-Si) is used to form a line 3 of an external ground voltage ext.VSS, and first and second aluminum wiring layers (Al1, Al2) are used to form lines 4 and 5 of an external power voltage ext.VCC.
    このＤＲＡＭチップでは、ポリシリコン配線層（ｐ−Ｓｉ）で外部接地電位ｅｘｔ．ＶＳＳのライン３を形成し、第１および第２のアルミ配線層（Ａｌ１，Ａｌ２）で外部電源電位ｅｘｔ．ＶＣＣのライン４，５を形成する。 - 特許庁
  • A dynamic image analysis section 12 detects an image pattern changing point, at which a video image is greatly changed by analyzing moving picture data and records a decoded image corresponding to the image pattern changing point to a still image storage memory 13 as a still image of a bit map form.
    動画解析部１２は、動画像データを解析することによって映像が大きく変化する画面変化点を検出し、その画面変化点に対応する復号画像をビットマップ形式の静止画として静止画保存メモリ１３に記録する。 - 特許庁
  • The program 17 transfers the hardware setting dynamic link module 16 to the computer 14 and then executes the hardware setting program 15 on a memory of the computer 14 while leaving the program 15 itself on the server 12 side.
    このプログラム１７は、前記ハードウェア設定用ダイナミック・リンク・モジュール１６を前記コンピュータ１４へ転送した後、前記ハードウェア設定プログラム１５を、プログラム自体は前記サーバ１２側に置いたままの状態で、前記コンピュータ１４のメモリ上で実行する。 - 特許庁
  • The program 1 acquires the physical position necessary to release resident by comparing resident control information 7 of dynamic cache resident mechanism with information of the volume catalog to delete spaces remaining on the cache memory.
    また、常駐管理ユティリティプログラム１は、動的キャッシュ常駐化機構常駐管理情報７とボリューム目録の情報とを比較することにより、常駐解除に必要である物理的な位置を取得し、キャッシュメモリ上に残留する領域を削除する。 - 特許庁
  • To provide a method for correcting the shading of an image imaged at a wide dynamic range by a master photosensitive section and a slave photosensitive section arranged to each pixel by decreasing a time required for image adjustment steps and reducing a memory consumed quantity and to provide a solid-state imaging apparatus.
    各画素に配置された主感光部や従感光部により広ダイナミックレンジで撮像した画像に対して、撮像調整工程に要する時間を短くし、メモリ使用量を軽減してシェーディング補正する方法および固体撮像装置を提供。 - 特許庁
  • The semiconductor device comprises the memory circuit including: a plurality of dynamic memory cells arranged at respective crossed positions of bit lines and a plurality of word lines; row decoders connected to the plurality of word lines; and row address latch circuits latching read and write row addresses at a transition point of a clock signal and having operation to supply the addresses to the row decoders.
    ビット線及び複数のワード線のそれぞれの交差位置に設けた複数のダイナミックメモリセルと、前記複数のワード線に接続された行デコーダと、読取及び書込行アドレスをクロック信号の遷移点でラッチし、該アドレスを前記行デコーダに供給する働きがある行アドレスラッチ回路とを備えたメモリ回路から成る半導体装置である。 - 特許庁
  • A frame memory 19 temporarily stores full pixel data obtained by a high pixel image-pickup element 4 and an FIFO image memory 15 stores a part of the full pixel data, obtained by the high pixel image pickup element 4 in a consecutive form by a prescribed time, while being segmented at a position and a size of a proper viewing angle by a dynamic image segmentation section 9.
    高画素撮像素子４で得られた全画素データは、フレームメモリ１９に一時的に保持され、また、高画素撮像素子４で得られた全画素データの一部は、動画切出し部９によって適当な画角の位置及び大きさで切出されて、所定時間分だけ連続した形でＦＩＦＯ型画像メモリ１５に蓄積される。 - 特許庁
  • Data read through a main bit line MBL from a memory block 2 having a memory cell array constituted of a dynamic type storage element are amplified by a sense amplifier circuit and latched by a latch circuit 12, and only one of outputs from a plurality of tristate buffers 13 to receive the output of the latch circuit is set so as to become a state to be outputted.
    ダイナミック型記憶素子からなるメモリセルアレイを有するメモリブロック２からメインビット線ＭＢＬを通して読み出されるデータを、センスアンプ回路１１で増幅してラッチ回路１２でラッチし、ラッチ回路の出力を入力とする複数のトライステートバッファ１３からの出力のうち、一つのみを出力可能状態に設定する。 - 特許庁
  • Stacked capacitor lower electrodes 7 of the memory cells of a dynamic semiconductor semiconductor memory device(DRAM) are patterned, and an insulating oxide film 9 is filled into a gap between the lower electrodes 7 to be flush with the top surface of the lower electrode 7, and then a rugged polysilicon (HSG-Si) 7a is formed on the top surfaces of the lower electrodes 7.
    ダイナミック型半導体記憶装置（ＤＲＡＭ）のメモリセルのスタックキャパシタ下部電極７をパターニング後、隣接するスタックキャパシタ下部電極７間にキャパシタ下部電極７の上面と同一高さに絶縁酸化膜９を埋設し、次いでスタックキャパシタ下部電極７上面にポリシコンからなる凹凸ポリシコン（ＨＳＧ−Ｓｉ７ａ）の形成する。 - 特許庁
  • A dynamic range of a current capacity OL of the voice coil motor 17 outputted to a driver 16 from a CPU 15 is decreased by providing the driver 16 with a function of memory 163 for storing a component synchronized with the rotation, of the current capacity of the voice coil motor 17.
    ドライバ１６に、ボイスコイルモータ１７の電流量のうち、回転に同期した成分を格納するメモリ１６３の機能を持たせたことにより、ＣＰＵ１５がドライバ１６に対して出力するボイスコイルモータ１７の電流量ＯＬのダイナミックレンジを下げる。 - 特許庁
  • Then, when fast-forwarding of video tape is selected, by reproducing the dynamic image in the forward direction from the memory for displaying on a TV monitor, fast-forward direction is displayed according to the direction of movement of the rabbit 2, and the tape-remaining amount of the fast-forward is displayed on size of the obstacle 4.
    そして、ビデオテープの早送りが選択された場合、動画像をメモリから順方向に再生し、ＴＶモニタに表示することにより、ウサギ２の進行方向で早送り方向を表示し、障害物４の大きさで早送りのテープ残量を表示する。 - 特許庁
  • Also, when rewinding of the video tape is selected, by reproducing the dynamic image from the memory in reverse to display on the TV monitor, a rewinding direction is displayed according to direction of movement of the rabbit 2, and the tape remaining amount of the rewinding is displayed by the size of the obstacle 4.
    また、ビデオテープの巻き戻し選択された場合、動画像をメモリから逆方向に再生し、ＴＶモニタに表示することにより、ウサギ２の進行方向で巻き戻し方向を表示し、障害物４の大きさで巻き戻しのテープ残量を表示する。 - 特許庁
  • The video signal conversion apparatus 4a is provided with a field memory 11a for delaying an input signal so that time deviation among the input signals is generated to a dynamic and static video determination portion 12, a main interpolating portion 13a, and a sub-interpolating portion 14.
    映像信号変換装置４ａは、動画静止画判定部１２、主補間部１３ａ及び副補間部１４に対して供給すべき入力信号間の時間的なずれを生じさせるために、入力信号を遅延させるフィールドメモリ１１ａを備える。 - 特許庁
  • Meanwhile, at a still picture displaying operation time, the microcomputer 28 fits the still picture formed via an image memory 21 in the master screen region of the master/slave screen mask, fits a contracted dynamic picture obtained by a contraction arithmetic circuit 25 in the slave screen region, and displays the picture.
    一方、静止画表示操作時では、画像メモリ２１を介して形成された静止画を、上記親子画面マスクの親画面領域内にはめ込み、かつその子画面領域内に縮小演算回路２５により得られた縮小動画をはめ込み表示する。 - 特許庁
  • The method of manufacturing a dynamic random access memory, having a memory array region arranged on a semiconductor substrate, a peripheral circuit region, and a silicon nitride film provided in between the memory array and peripheral circuit regions includes at least a process 1 for removing the silicon nitride film provided in the peripheral circuit region and a process 2 for treating a substrate to be treated obtained by the process 1 under a hydrogen gas atmosphere.
    半導体基板に配置されたメモリアレイ領域と、周辺回路領域とを備え、 前記メモリアレイ領域と前記周辺回路領域とに設けられた窒化シリコン膜を有するダイナミックランダムアクセスメモリの製造方法であって、（１）前記周辺回路領域に設けられた窒化シリコン膜を除去する工程と、（２）水素ガス雰囲気下に前記工程（１）により得られた被処理基板を処理する工程と、 を少なくとも有することを特徴とする、ダイナミックランダムアクセスメモリの製造方法。 - 特許庁
  • A level detector 12 of a DRAM (dynamic random access memory) resets a flip-flop 27, 28, when the external reference voltage VR2 becomes lower than the threshold potential in the voltage test mode, to produce the internal power-supply potential VCCP according to the external reference potential VR2, and releases the voltage test mode.
    ＤＲＡＭのレベル検出器１２は、外部基準電位ＶＲ２に従って内部電源電位ＶＣＣＰを生成するための電圧テストモードにおいて、外部基準電位ＶＲ２がしきい値電位よりも低下したことに応じてフリップフロップ２７，２８をリセットし、電圧テストモードを解除する。 - 特許庁
  • In a dynamic memory circuit, first and second internal operation cycles IOC1, IOC2 are allotted to one external operation cycle EOC conforming to a command, internal operation corresponding to the command is performed in the first internal operation cycle, and refreshment operation responding to a refreshment signal is performed in the second internal operation cycle.
    本発明のダイナミックメモリ回路では、コマンドに従う１つの外部動作サイクルEOCに対して、第１及び第２の内部動作サイクルIOC1,IOC2を割り当てて、第１の内部動作サイクルで前記コマンドに対応する内部動作を行い、第２の内部動作サイクルでリフレッシュ信号に応答するリフレッシュ動作を行う。 - 特許庁
  • Further claimed is a radio frequency identification transponder wherein a signal processor extracts an identifier from the interrogation signal and is responsive to the identifier and the stored data to determine whether some or all of the identifiers is stored in the dynamic memory array.
    また、信号プロセッサが呼掛け信号から識別子を抽出し、かつ、識別子および記憶されているデータに応答して、識別子のいくつか、あるいはすべてをダイナミック・メモリ・アレイに記憶させるかどうかを決定する無線周波数識別トランスポンダが特許請求される。 - 特許庁
  • The power supply for a dynamic random access memory is equipped with multiple array blocks and multiple pads arranged in the center of the multiple array blocks, arranged near the multiple pads and equipped with multiple voltage source for generating the supply voltage to the multiple array blocks.
    本発明は、複数のアレイブロックと、複数のアレイブロックの中央に配置された複数のパッドとを具えるダイナミックランダムアクセスメモリ用の電源であって、複数のパッドの近傍に配置され、複数のアレイブロックへの供給電圧を生成するための複数の電圧源を具えている。 - 特許庁
  • An exposure condition determining section 37 acquires from the internal memory 35 the gradation curve and the correction table in accordance with the dynamic range magnification factor, determines the gain correction amount in accordance with the correction table, corrects a gain in accordance with the gain correction amount, and adjusts the gain of an image to be captured by photographing.
    露出条件決定部３７は、ダイナミックレンジ拡大率に応じて、階調カーブおよび補正テーブルを内部メモリ３５から取得し、補正テーブルによりゲイン補正量を決定し、ゲイン補正量によりゲインを補正して、撮影により取得する画像のゲインを調整する。 - 特許庁
  • This device is a dynamic random access memory cell operated with read lines (r1), word lines (w1), and bit lines (b1), and comprising of a first transistor connected between a bit line and a word line, a second transistor connected between a bit line and a read-line, and a third other transistor connected between two transistors and accumulating electric charges.
    リードライン（ｒｌ）、ワードライン（ｗｌ）、およびビットライン（ｂｌ）で動作し、ビットラインとワードライン間に接続された第一のトランジスタ、ビットラインとリードライン間に接続された第二のトランジスタ、他の二つトランジスタの間に接続されて電荷の蓄積を行う第三のトランジスタからなるダイナミックランダムアクセスメモリセル。 - 特許庁
  • During a normal operation, a first control signal is set to a Low, a second control signal is set to a High, a memory cell section 100 is separated from a power supply section and a GND, an action nTFT (N2) is turned on, video signals are transmitted to a liquid crystal section 200 and dynamic video is displayed in full color.
    通常動作時は、第１制御信号をＬｏｗ、第２制御信号をＨｉｇｈとし、メモリセル部１００を電源部ＶＤ１，ＧＮＤから切り離して、動作ｎＴＦＴ（Ｎ２）をオン状態として映像信号を液晶部２００に伝えてフルカラーで動映像を具現する。 - 特許庁
  • Furthermore the polycrystalline silicon film 77 and the granular silicon crystal 76 are removed from the top surface of the silicon oxide film 50 by etch-back, and the electrode of a DRAM(dynamic random access memory) data storage capacitor device is composed of a polycrystalline silicon film 77 and a granular silicon crystal 76.
    さらにシリコン酸化膜５０上面の多結晶シリコン膜７７および粒状シリコン結晶７６をエッチバックして除去し、多結晶シリコン膜７７および粒状シリコン結晶７６からなるＤＲＡＭの情報蓄積用容量素子を構成する下部電極を形成する。 - 特許庁
  • This system is provided with a trace buffer 20, a queue 30 and a resource check section 40, and detects a usage error of dynamic management of memory often used in the resource check section 40 when finishing interruption processing and the starting of task switch processing until execution of only self-task/self-interruption processing, and block the influence to other tasks.
    トレースバッファ２０、キュー３０および資源チェック部４０を備え、割り込み処理を抜けるときと、タスク切替処理の最初に資源チェック部４０にてよく使用されるメモリの動的管理の使用誤りを、自タスク・自割り込み処理だけの実行までで検出し、他タスクへの影響を阻止する。 - 特許庁
  • Even when a content acquired from a web server 13 is regarded as a dynamic content in a caching system 12, in the case where it is designated by a header of HTTP Response that the content can be cached, the content is saved in a cache memory 12a.
    ウェブサーバ１３から取得したコンテンツが、キャッシングシステム１２において動的コンテンツとされている場合であっても、当該コンテンツについてキャッシュ可能とＨＴＴＰ Ｒｅｓｐｏｎｓｅのヘッダで指定されている場合には、当該コンテンツをキャッシュメモリ１２ａに保存する。 - 特許庁
  • Therefore, as refresh for an internal dynamic memory is internally operated and refresh does not need to be considered for external access timing, the device can be easily used and has high operation speed.
    ダイナミックメモリをパイプライン化し、前記パイプラインダイナミックメモリ(PDRAM)のパイプライン周波数(CLK)を、外部アクセスの周波数(CLK1)よりも高くし、前記パイプラインダイナミックメモリのパイプラインの空きスロット（外部アクセスが必ず発行されないタイミング）にリフレッシュ動作に必要なアクセスを前記パイプラインダイナミックメモリに対して行う。 - 特許庁
  • In the case of a request with personalization, a dynamic page generation program 101c of a web server 101 sequentially takes out corresponding page components from a memory 102a of a cache server 102 by a remote procedure call and compounds the web page in line with a prescribed prototype based on information of a user profile database 101a.
    パーソナライズありのリクエストの場合、ウェブサーバ１０１の動的ページ生成プログラム１０１ｃが、ユーザプロファイルデータベース１０１ａの情報に基づいて、リモートプロシージャコールによりキャッシュサーバ１０２のメモリ１０２ａから対応するページ構成要素を順番に取り出して所定のプロトタイプに即したウェブページを合成していく。 - 特許庁
  • Next, when the difference absolute value is larger than the first threshold and smaller than the second threshold, a defective pixel address is registered in a defective pixel address memory as a target for static correction, and when the difference absolute value is larger than the second threshold, a defective pixel is determined as a pixel to which dynamic correction is performed (steps ST 8 to ST 12).
    次に、差分絶対値が、第一のしきい値より大きく第二のしきい値より小さい場合は静的補正の対象として欠陥画素アドレスメモリに欠陥画素アドレスを登録し、差分絶対値が第二のしきい値より大きい場合は動的補正を行う画素として判定する（ステップＳＴ８〜ＳＴ１２）。 - 特許庁
  • If any dynamic change of an object is not detected in a change detection unit 104, a moving image encoding unit 102 performs intra-encoding and inter-encoding on image data, resulting from reducing image data of the object, in an ordinary encoding mode and a multiplexing unit 108 multiplexes and transmits the image data via an ordinary encoding data memory 105.
    変化検出部１０４にて被写体の動的変化が検出されない場合、動画像符号化部１０２は被写体の画像データを縮小した画像データを通常符号化モードによってイントラ符号化およびインター符号化し、多重化部１０８が通常符号化データメモリ１０５を介し多重化して送信する。 - 特許庁
  • To provide an image display device and method by which illuminance distribution is obtained at high speed by a simple circuit as compared with prior arts without increasing an operation processing time nor memory capacity even when the number of light sources or the number of steps of controlling illuminance are increased, and image display with a high dynamic range and high grayscale degree can be performed.
    光源数や光源の照度の制御ステップ数が増加しても演算処理時間又はメモリ量を増加させず、従来例に比較して簡易な回路により高速に照度分布を求め、高ダイナミックレンジ及び高階調の画像表示が行える画像表示装置及び画像表示方法を提供する。 - 特許庁
  • A dynamic image taken by a fixed camera 10 is stored in an image memory 4, and an image recognizing device 3 checks a change in the number of recognized objects on a previous screen and a present screen.
    固定カメラ10から取り込んだ動画像を画像メモリ４に格納すると共に、画像認識装置３で前画面と現画面の認識物体の変化数を求め、映像検出処理部16で認識物体数に変化があるときに物体の個別識別が困難な場面であると判定し、映像の再生速度を動的に変更できるようにした。 - 特許庁
  • To provide a capacitor which can be increased in dielectric constant, without having to increase its dielectric film in leakage current density and effectively prevented from being reduced in storage charge, a semiconductor device, such as a dynamic semiconductor memory device equipped with the above capacitor, and a method of manufacturing the same.
    キャパシタの誘電体膜のリーク電流密度を大きくせずに誘電率を増加させることができ、また、蓄積電荷が減少するのを効果的に防止することができるキャパシタ並びにそのキャパシタを用いたダイナミック型半導体記憶装置などの半導体装置及びその製造方法を提供する。 - 特許庁
  • The dynamic virtual channel management circuit is provided with an AAL 5 detection means 22 that monitors a payload identifier field of a header of an input ATM cell to detect a virtual channel of an AAL type 5 and a VC management memory means 26 that registers and manages contract information of the virtual channel detected by the AAL 5 detection means 22 by each virtual channel.
    入力ＡＴＭセルのヘッダのペイロードタイプ識別子フィールドを監視してＡＡＬタイプ５のバーチャルチャネルを検出するＡＡＬ５検出手段２２と、ＡＡＬ５検出手段２２で検出されたバーチャルチャネルの契約情報をバーチャルチャネル毎に登録して管理するＶＣ管理メモリ手段２６とを有する。 - 特許庁
  • The information display device is configured to perform the collation of the display data from a shift register stored by a period prior to every changing over and the display data of the display memory 21 by changing over a transfer direction at each dynamic lighting period with respect to the display unit 1 mounted with a bidirectionally shiftable shift register 12a.
    双方向にシフト可能なシフトレジスタ１２ａを搭載した表示ユニット１に対してダイナミック点灯周期毎に転送方向を切り換え、切り換える毎に前の周期によって記憶されたシフトレジスタからの表示データと表示メモリ２１の表示データとの照合を表示素子を点灯させながら行うようにした情報表示装置である。 - 特許庁
  • By using a clock signal x4Clk having a frequency higher than that of the operation clock c1Clk of a double data rate synchronous dynamic random access memory (DDR-SDRAM), a strobe signal edge detection part 1303 samples data strobe signals Dqs to detect the switching edge of the data strobe signals Dqs, and output an edge switching detection signal.
    ダブルデータレート同期式ダイナミックランダムアクセスメモリ（ＤＤＲ−ＳＤＲＡＭ）の動作クロックｘ１Ｃｌｋの周波数より高い周波数をもつクロック信号ｘ４Ｃｌｋを用いて、ストローブ信号エッジ検出部１３０３が、データストローブ信号Ｄｑｓをサンプリングして、データストローブ信号Ｄｑｓの切り替わりエッジを検出し、エッジ切り替わり検出信号を出力する。 - 特許庁
  • When a request is sent from a client terminal 20, a dynamic page generation program 101c of a web server 101 synthesizes a web page corresponding to a prescribed protocol type by successively extracting correspondent components from a memory 102a of a cache server 102 by a remote procedure call on the basis of the information of a user profile database 101a.
    クライアント端末２０からリクエストが送られると、ウェブサーバ１０１の動的ページ生成プログラム１０１ｃが、ユーザプロファイルデータベース１０１ａの情報に基づいて、リモートプロシージャコールによりキャッシュサーバ１０２のメモリ１０２ａから対応するページ構成要素を順番に取り出して所定のプロトタイプに即したウェブページを合成していく。 - 特許庁
  • The solid-state imaging device is provided with a LOG image sensor 11, an operational amplifier 12 which adjusts a dynamic range of an output signal of the sensor 11, an AD converter 13 for performing AD conversion of an output signal from the amplifier 12, a frame memory 15 which holds calibration data and an image processing unit 14 which generates image data and outputs it to a monitor.
    ＬＯＧイメージセンサ１１と、該センサ１１の出力信号のダイナミックレンジを調整するオペアンプ１２と、該アンプ１２からの出力信号をＡＤ変換するためのＡＤコンバータ１３と、キャリブレーションデータを保持するフレームメモリ１５と、画像データを生成してモニタに出力する画像処理器１４とを備えた固体撮像装置。 - 特許庁
  • An SDRAM (static and dynamic random access memory) module MMD is constituted of macro selection circuits MSE0 to 3 to select whether or not instructions from the outside is carried out, operation registers provided in the macro selection circuits so that the instructions selected by the macro selection circuits are programmed from the outside and SDRAMs 10 to 13 to be operated by receiving instructions from the macro selection circuits.
    ＳＤＲＡＭモジュールＭＭＤを、外部からの命令を実行するか否かを選択するマクロ選択回路ＭＳＥ０〜３と、このマクロ選択回路が選択する命令を外部よりプログラムできるようにマクロ選択回路内に設けたオペレーションレジスタと、マクロ選択回路からの指示を受けて動作するＳＤＲＡＭ１０〜１３により構成する。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 次へ＞

例文データの著作権について