「dynamic memory」を含む例文一覧(509)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 次へ＞- Concise display of products is provided at a prescribed places and the displays include a dynamic display (21) for transmitting the latest information acquired from a storage memory (23).
製品のコンサイスディスプレイを、このような場所に提供され、ディスプレイは、ストレージメモリ（２３）から取得された最新情報を伝達するダイナミックディスプレイ（２１）を含む。 - 特許庁 - A partially non-volatile dynamic random access memory PNDRAM uses a DRAM array formed by plural single transistors 1T cells or two transistors 2T cells.
部分的に不揮発性のダイナミック・アクセス・メモリ（ＰＮＤＲＡＭ）が、複数の単一トランジスタ（１Ｔ）・セルまたは２トランジスタ（２Ｔ）・セルにより形成されるＤＲＡＭアレイを使用する。 - 特許庁 - METHOD FOR PERFORMING ACCESS OPERATION IN SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY ARRAY AND INTEGRATED CIRCUIT DEVICE INCLUDING CIRCUIT FOR CONTROLLING COLUMN SELECTING SIGNAL
同期型ダイナミックランダムアクセスメモリアレイにおいてアクセス動作を実行するための方法およびコラム選択信号を制御するための回路を含む集積回路素子 - 特許庁 - The source electrodes of storage transistors in a plurality of 3-transistor type dynamic cells constituting a memory array are connected, and a switch is disposed between the source electrodes and power supply terminals.
メモリアレイを構成する複数の３トランジスタ型ダイナミックセル内の蓄積トランジスタのソース電極を接続し、電源端子との間にスイッチを設ける。 - 特許庁 - In an SDRAM(synchronous dynamic random access memory), a columnar decoder is divided into four blocks DB1-DB4, and intrinsic predecode signals Yk are assigned to each block DB.
ＳＤＲＡＭにおいて、列デコーダ１１ａを４つのブロックＤＢ１〜ＤＢ４に分割し、各ブロックＤＢに固有のプリデコード信号Ｙｋを割当てる。 - 特許庁 - By this setup, the lower electrode 59 of a DRAM (dynamic random access memory) data storage capacitor device is composed of a polycrystalline silicon film 58 and a granular silicon crystal 57.
これによりＤＲＡＭの情報蓄積用容量素子の下部電極５９を多結晶シリコン膜５８および粒状シリコン結晶５７とから構成する。 - 特許庁 - To provide a memory management device suitable for solving a trouble that an operation disabled state is generated due to the shortage of memory resources in a browser terminal adopting a static memory management system or a browser terminal adopting dynamic memory management system having probability of using an executable program from which resources are not released.
スタティックメモリ管理方式を採用したブラウザ端末、またはリソースの解放がなされない実行可能なプログラムが利用される可能性のあるダイナミックなメモリ管理方式を採用したブラウザ端末において、メモリリソースの不足により操作不能な状態に陥るという不具合を解決するのに好メモリ管理装置を提供する。 - 特許庁 - In this dynamic memory managing method for performing the memory allocation and release of the data in accordance with the command from a processor, the pointer information in an address management area recording the pointer information to a memory block of the actual memory data area storing the data, is returned to a demander program for the processing of the data, as a return value.
プロセッサからの指令に応じてデータのメモリ割付と解放を行う動的メモリ管理方法であって、データの処理の要求元プログラムに対して、このデータを記憶する実メモリデータ領域のメモリブロックへのポインタ情報を記録するアドレス管理領域における当該ポインタ情報を戻り値として返す。 - 特許庁 - In a method for accessing multi-dimensional array data stored in a memory system using a dynamic type memory device, low level bits in indexes of multi-dimensional array data being at least two-dimensional or above among multi-dimensional array data are uniformly assigned to column addresses showing inner-page addresses of the memory device to generate the memory addresses.
本発明は、ダイナミック型のメモリデバイスを使用したメモリシステム上に格納された多次元配列データにアクセスする方法であって、多次元配列データのうち少なくとも二次元以上のインデクスの下位ビットを、メモリデバイスのページ内アドレスを表すカラムアドレスに均等に割り振ってメモリアドレスを生成する。 - 特許庁 - To provide a data encoding circuit, a data encoding method, and a data recording apparatus which can secure the real time performance of recording operation even by a memory low in dynamic clock by reducing the number of times of accessing a memory, amd also can make low in power consumption and the price of the memory.
メモリへのアクセス回数を減少させることで、動作クロックの低いメモリによっても記録動作のリアルタイム性を確保でき、同時に、省電力化およびメモリの低価格化を図り得るデータ符号化回路、データ符号化方法、データ記録装置を提供する。 - 特許庁 - Dynamic control of a capacitance value of a capacitance-variable decoupling capacitor component 5 that is connected with a power feeding system on a memory LSI3 depending on the operation of the memory LSI3 allows the wide bandwidth and low impedance of the power feeding system on the memory LSI3 with fewer chip components.
メモリＬＳＩ３の動作に応じて、メモリＬＳＩ３の給電系に接続された容量値可変のデカップリングコンデンサ部品５の容量値を動的に制御することにより、少ないチップ部品でメモリＬＳＩ３の給電系の広帯域低インピーダンス化を実現する。 - 特許庁 - To provide a dynamic code transfer method to a high-speed memory, improving execution operation speed by dynamically detecting a function having high access frequency or a function having a very long execution time, arranging a memory resource to the memory capable of dynamically operating at high speed, and performing transfer.
アクセス頻度の高い関数や実行時間が多大な関数を動的に検出して、動的に高速動作可能なメモリへメモリ資源を配置、転送してすることにより実行動作速度を向上させる高速メモリへの動的コード転送方法を提供する。 - 特許庁 - To provide a data encoding circuit, a data encoding method, and a data recording apparatus which can secure the real time property of recording operation even by a memory low in dynamic clock by reducing the number of times of access to a memory, and can make power consumption low and the cost of the memory low simultaneously.
メモリへのアクセス回数を減少させることで、動作クロックの低いメモリによっても記録動作のリアルタイム性を確保でき、同時に、省電力化およびメモリの低価格化を図り得るデータ符号化回路、データ符号化方法、データ記録装置を提供する。 - 特許庁 - Flip-flops 6 and 7 of the memory controller 1 operate with respective clock signals CLK_-A and CLK_-B different in the change of timing at the same period, and fetch the read data from an SDRAM(synchronous dynamic random access memory) 2 at the same period and at different timings.
メモリコントローラ１のフリップフロップ６，７は、互いに同一周期で変化のタイミングが異なるクロック信号CLK_AとCLK_Bのそれぞれにより動作してＳＤＲＡＭ２からのリードデータを同一周期で異なるタイミングで取り込む。 - 特許庁 - A digital audio signal is supplied to an audio compression encoder/decoder 25, and the compressed signal is saved once in DRAM 27 (Dynamic Random Access Memory) via a memory controller 26 and them supplied to EFM and CIRC encoder/decoder 28.
デジタルオーディオ信号が音声圧縮エンコーダ／デコーダ２５に供給され、圧縮された信号はメモリコントローラ２６を介してＤＲＡＭ２７に一度蓄えられてＥＦＭ及びＣＩＲＣエンコーダ／デコーダ２８に供給される。 - 特許庁 - To provide a method of manufacturing a semiconductor storage device which improves a data readout margin to a dynamic/static imprint phenomenon of ferroelectric memory which forms a ROM (Read Only Memory), and to provide a semiconductor storage device.
ＲＯＭを形成する強誘電体メモリのダイナミック／スタティック・インプリント現象に対するデータ読み出しマージンを改善することのできる半導体記憶装置の製造方法および半導体記憶装置を提供する。 - 特許庁 - A chip 10 is constituted so that a DRAM (dynamic random access memory) controller (memory controller) 14 includes a dither circuit 15 for performing dither processing in order to reduce the data amount of data at the time of performing the storing or reading of data.
本発明のチップ１０は、ＤＲＡＭコントローラ（メモリコントローラ）１４に、データの記憶または読み出し時に、データのデータ量を減縮するために、ディザー処理をおこなうディザー回路１５を含むように構成した。 - 特許庁 - This method, device and system are disclosed for redistributing memory allocation to insufficiently used portions of a dynamic random access memory (DRAM) device and a dual in-line memory module (DIMM) device in order to balance memory usage more evenly amongst active devices so as to limit the amount of power and the thermal load consumed by an individual memory component.
個々のメモリ構成要素によって消費される電力および熱負荷の量を制限するためにアクティブ・デバイスの間でより均等にメモリ使用のバランスをとるために、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）デバイスおよびデュアル・インライン・メモリ・モジュール（ＤＩＭＭ）デバイスのうちで十分に利用されていない部分にメモリ割振りを再配分する方法、装置、およびシステムを開示する。 - 特許庁 - To provide a wide dynamic range image pickup device in which capacity of a memory for temporarily storing an image signal to be obtained from master photosensitive section and a slave photosensitive section arranged in each pixel can be reduced, in signal processing including wide dynamic range processing.
広ダイナミックレンジ処理を含んだ信号処理において、各画素に配置された主感光部および従感光部から得られる画像信号を一時蓄積させるメモリの容量を削減することができる広ダイナミックレンジ撮像装置を提供。 - 特許庁 - A three-dimensional look-up table is stored in an inexpensive dynamic memory, an expensive SRAM is not used for a whole color conversion processing apparatus but a cache memory of small capacitance is provided, thereby realizing an inexpensive, high-speed and accurate color conversion apparatus.
３次元ルックアップテーブルを安価なダイナミックメモリに格納し、色変換処理装置には高価なＳＲＡＭを全て用いず、小容量のキャッシュメモリを設けることで、安価で高速な精度の高い色変換装置を実現する。 - 特許庁 - To provide a memory controller, a nonvolatile storage device and a nonvolatile storage system, for avoiding data loss by promoting refresh execution even in a non-power supply state corresponding to the dynamic change of the data storage period of a nonvolatile memory.
不揮発性メモリの動的なデータ保持期間の変化に対応し、無電源状態であってもリフレッシュ実行を促しデータ消失を回避できるメモリコントローラ、不揮発性記憶装置及び不揮発性記憶システムを提供する。 - 特許庁 - To provide a high-density high-speed dynamic random access memory(DRAM) by satisfying the cut-off characteristics of transistors and high-level write compensation in the memory cell area of the DRAM and, at the same time, improving transistor driving forces in the peripheral circuit area of the DRAM.
本発明は、ＤＲＡＭのメモリセル領域におけるトランジスタのカットオフ特性とハイレベルの書き込み補償を満足するとともに周辺回路領域のトランジスタの駆動力を向上させて、高密度高速ＤＲＡＭの実現を図る。 - 特許庁 - An extra bus control apparatus 2 comprises a first and a second extra bus controllers 15 and 16 corresponded respectively to a plurality of devices, such as a SRAM (Static Random Access Memory) and a DRAM (Dynamic Random Access Memory) connected to an extra bus EXBUS, and an extra bus arbiter 17.
外部バス制御装置２は、外部バスＥＸＢＵＳに接続された複数の装置（例えば、ＳＲＡＭ、ＤＲＡＭ）に各々対応した第１及び第２バスコントローラ１５、１６と、外部バスアービタ１７とを有している。 - 特許庁 - The dynamic memory can be used for holding of start information or a default cache file, and is read and used by a central arithmetic processing unit of the computer when starting the computer.
ダイナミックメモリは起動情報またはデフォルトキャッシュファイルの保存に使用でき、コンピュータ起動時にはコンピュータの中央演算処理装置に読み取られ使用される。 - 特許庁 - A still picture is captured from the dynamic picture data by the DVD recorder 100 when the DVD media DM are ejected, to store it to an internal memory or a hard disk drive.
ＤＶＤレコーダ１００は、ＤＶＤメディアＤＭの排出時等に、この動画像データの中から静止画像をキャプチャして、内部のメモリやハードディスクドライブに記憶する。 - 特許庁 - By improving sensitivity, a dynamic range of the amplifier 70 can be expanded largely without introducing a component having possibility of affecting bad influence to parameters of a memory circuit.
感度が向上することにより、アンプ70のダイナミックレンジを、メモリ回路のパラメータに悪影響を与える可能性のあるコンポーネントを導入せずに大幅に拡大することができる。 - 特許庁 - To enable processing a refresh-cycle and an external read/write access cycle in parallel in a dynamic type memory device to/from which data is inputted/outputted to the outside through a data buffer register.
データ・バッファ・レジスタを介して外部とデータを入出力するダイナミック型メモリ装置において、リフレッシュ・サイクルと外部リード/ライト・アクセス・サイクルとを並行処理可能にする。 - 特許庁 - To obtain a dynamic picture reproducing device with which reverse reproduction is conducted with a uniform and smooth display time, without increasing the capacity of a frame memory, and to provide a reproduction method.
フレームメモリ量を増加することなく、表示時間が均等でスムーズな逆再生を行うことができる動画像再生装置および再生方法を提供すること。 - 特許庁 - An SDRAM (Synchronous Dynamic Random Access Memory) address control part 25 stores the pixel data of the pixels stored in the storage areas of the number of the pixels in one row of the division number into the same storage area of an SDRAM.
ＳＤＲＡＭアドレス制御部２５は、分割した数の１行の画素数の記憶領域に記憶された画素の画素データをＳＤＲＡＭの同じ記憶領域に記憶する。 - 特許庁 - In a main arithmetic circuit 20 for executing a parallel arithmetic operation in a parallel arithmetic processing device, a DRAM cell array 30 having a dynamic memory cell, DRAM cell is arranged for storing data.
並列演算を実行する主演算回路（２０）において、データを記憶するために、ダイナミック型メモリセル（ＤＲＡＭセル）を有するＤＲＡＭセルアレイ（３０）を配置する。 - 特許庁 - Map information which shows change patterns according to the volume value of the gain and the dynamic range is memorized for every diagnostic conditions such as a display mode and a probe type in a map memory part 34.
マップ記憶部３４には、表示モードやプローブ種類などの診断条件ごとに、ゲインとダイナミックレンジのボリューム値に応じた変化パターンを示すマップ情報が記憶される。 - 特許庁 - To improve the capacity of a network processor for moving data to a dynamic random access memory(DRAM) chip to be used for a computer system or moving data from the chip.
コンピュータ・システムで使用されるダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）チップへデータへ移動し、また該チップからデータを移動するためのネットワーク・プロセッサの能力をいくつかの点で高める。 - 特許庁 - A dynamic image, through which an animation rabbit 2 riding on a skateboard 1 runs to one direction while jumping over various kinds of obstacles 4, is stored in a memory previously.
予めメモリに例えばスケートボード１に乗ったアニメのウサギ２が、各種の障害物４を飛び越えながら一方向に走り抜けていくような動画像を格納しておく。 - 特許庁 - To solve a problem that the satisfaction of a high dielectric constant, a small leakage current and a temperature depending property for the same is required by a capacitance insulating film employed for the capacitor of a DRAM (dynamic random access memory).
ＤＲＡＭのキャパシタに用いられる容量絶縁膜には高い誘電率と共に小さいリーク電流およびその温度依存性を満たすことが要求される。 - 特許庁 - Priority order of the request arbitration to the requests RQ0-RQn is order of a page hit, bank open, and LRU, and a bank priority order to SDRAM (Synchronous Dynamic Random Access Memory) is determined.
そして、リクエストＲＱ０〜ＲＱｎに対するリクエスト調停の優先順位はページヒット、バンクオープン、ＬＲＵの順で、ＳＤＲＡＭに対するバンク優先順位が決定する。 - 特許庁 - To provide a DRAM(dynamic random-access memory) of a non- independence bank system in which occurrence probability of operation restriction is reduced, high speed operation can be performed, and system performance is improved.
動作制約の発生確率を低減して、高速動作を可能にすると共に、システムパフォマンス向上を図った非独立バンク方式のＤＲＡＭを提供する。 - 特許庁 - A synchronization-type semiconductor memory device is provided with a differential amplifier circuit 202, a dynamic inverter circuit 204, and a clock generation circuit 200 including a reset circuit 206.
本発明の同期型半導体メモリ装置は、差動増幅器回路２０２、ダイナミックインバータ回路２０４及びリセット回路２０６を含むクロック発生回路２００を備える。 - 特許庁 - To reduce a leak current of a cell transistor when high data are written into a memory cell, as to a dynamic RAM adopting a bit line VSS precharge system.
ビット線ＶＳＳプリチャージ方式を採用するダイナミックＲＡＭであって、メモリセルにハイデータが書き込まれている場合におけるセルトランジスタのリーク電流を低減化する。 - 特許庁 - In the case of access from main and external controllers to a synchronous dynamic random access memory(SDRAM) 11, the bus controller 12 arbitrates the access requests of these respective controllers through an arbitrating circuit part 25.
バス制御コントローラ１２は、調停回路部２５にてＳＤＲＡＭ１１にメイン及び外部コントローラがアクセスするに際してその各コントローラのアクセス要求を調停する。 - 特許庁 - In a step 1, a CPU controls an information recording medium I/F through a CPU bus to copy a file allocation table (FAT) of the information recording medium in a dynamic random access memory (DRAM) for the FAT.
ステップＳ１において、ＣＰＵは、ＣＰＵバスを介して、情報記録媒体Ｉ／Ｆを制御し、情報記録媒体のＦＡＴを、ＦＡＴ用ＤＲＡＭにコピーさせる。 - 特許庁 - Inside a USB memory 10 to which a power supply unit 11 is connected, for example, are provided with a controller 102, a dynamic random access memory (DRAM) 103 as a storage medium, a timer battery 104, a timer 105, and a remaining time display LED 106.
例えば、電源装置１１が接続されたＵＳＢメモリ１０の内部に、コントローラ１０２と、記憶媒体としてのダイナミック型ランダムアクセスメモリ（ＤＲＡＭ）１０３と、タイマ用電池１０４と、タイマ１０５と、残時間表示ＬＥＤ１０６などを備える。 - 特許庁 - A data storage circuit is connected to the bit line, and when threshold voltage of 2^k pieces (k: natural number) are set to respective memory cells in the memory cell array, the data storage circuit has at least one static latch circuit storing write-in data and a plurality of dynamic latch circuits.
データ記憶回路は、ビット線に接続され、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは自然数）の閾値電圧を設定する場合、書き込みデータを記憶する少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路とを有している。 - 特許庁 - A editing/reproduction controller 26 inputs editing operation for input dynamic images from an operation input part 15, creates a play list (reproduction control information) which denotes editing contents for the dynamic images according to the inputted editing operation, and records in a play list memory 30.
編集／再生制御部２６は、操作入力部１５から入力される動画像に対する編集操作を入力し、この入力された編集操作に応じて動画像に対して施す編集内容を表すプレイリスト（再生制御情報）を生成してプレイリストメモリ３０に記録する。 - 特許庁 - To shorten a data write-in time at a test time by giving a function writing the data read out from a specified bank in another bank in a synchronous type DRAM(dynamic random access memory) having multi-bank constitution.
マルチバンク構成を有する同期型ＤＲＡＭにおいて、特定のバンクから読み出したデータを他のバンクに書き込みを行う機能を持たせ、試験に際してデータ書き込み時間を短縮する。 - 特許庁 - The common memory area is protected so that the processes taking charge of the programs can not write it, and machine codes and data generated by the dynamic compiler are written to the protected area.
そして、該共有メモリ領域に対して、プログラムの実行を担当するプロセスから書込みができないよう保護し、保護した領域に、動的コンパイラが生成する機械コードやデータを書き込む。 - 特許庁 - A DRAM (Dynamic Random Access Memory) 11 in a transmitter transmits a frame at a communication speed α, and an NIC (Network Interface Controller) 12 in the transmitter transfers the frame at a communication speed β which is slower than the communication speed α.
送信装置内ＤＲＡＭ１１はフレームを通信速度αで送信し、送信装置内ＮＩＣ１２は当該フレームを通信速度αより遅い通信速度βで転送する。 - 特許庁 - To provide a bus system and an image forming device, reducing the occurrence of deadlock due to access to a DRAM (Dynamic Random Access Memory) during refreshing operation while reducing power consumption.
消費電力を低減しつつリフレッシュ動作中のＤＲＡＭへのアクセスによりデッドロックに陥るおそれを低減することができるバスシステム、及び画像形成装置を提供する。 - 特許庁 - In view of maintaining a voltage on the bit line higher than the low reference voltage source, a circuit is provided to clamp the voltage appearing on the bit lines 3, 4 of a dynamic random access memory(DRAM) device.
ビット線上の電圧を低基準電圧源より高く維持するようにダイナミックランダムアクセスメモリ（ＤＲＡＭ）装置のビット線上に表われる電圧をクランプする回路を設ける。 - 特許庁 - To provide a method which enables evaluating of dynamic mechanical characteristics of a memory medium driver in a finished product without disassembling nor modifying the finished one and a system suitable therefor.
完成された記憶媒体駆動装置を解体したり、改造することなく、完成品の状態でその動的機械特性を評価できる方法およびそれに適したシステムを提供する。 - 特許庁 - To provide a shadowing method that enables dynamic tracking of which portions of memory have been changed by shadowed application processes in an active processing system during a selected interval.
選択された期間にアクティブ処理システム内のシャドウイングされるアプリケーション・プロセスによってメモリのどの部分が変更されたかを動的に追跡できるシャドウイング方法を提供すること。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
