「dynamic memory」を含む例文一覧(509)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 次へ＞- To provide a low power consumption dynamic random access memory which reduces current consumption as a DRAM by an external signal and does not malfunction in the case of small current consumption.
外部の信号によりDRAMとしての消費電流を小さくして、かつこの低消費電流時に誤動作をしない低消費電力型ダイナミックランダムアクセスメモリを提供することにある。 - 特許庁 - To provide a silicon-on-insulator (SOI) method with a pattern for manufacturing a composite integrated circuit having both of a logic circuit part and a buried dynamic random access memory (DRAM) array part.
論理回路部分と埋め込みダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）アレイ部分の両方を有する複合集積回路を製作するパターン付きシリコンオンインシュレータ（ＳＯＩ）方法を提供する。 - 特許庁 - To efficiently equalize dynamic workloads with a small overhead when a program having unequal workloads to data is executed, in a distributed memory type multiprocessor system.
分散メモリ型マルチプロセッサシステムにおいて、データに対する作業負荷が不均等であるようなプログラムを実行する際に動的な作業負荷の均等化を少ないオーバヘッドにより効率的に行う。 - 特許庁 - To provide an image processing apparatus provided with a dynamic gamma correction section activated accurately at a high speed by obtaining luminance distribution information in parallel with the writing of main exposure image data to a frame memory.
本露光画像データをフレームメモリに書き込むのと並行して輝度分布情報を求めて、正確且つ高速に動作する動的ガンマ補正部を備えた画像処理装置を提供する。 - 特許庁 - A refresh controlling circuit controls the number of dynamic memory cells to be refreshed in response to the refresh request signal according to the clock cycle which is a cycle of the detected clock signal.
リフレッシュ制御回路は、検出されたクロック信号の周期であるクロック周期に応じて、リフレッシュ要求信号に応答してリフレッシュするダイナミックメモリセルの数を制御する。 - 特許庁 - Under the control of a CPU 6, still image data are acquired from dynamic image data of a first recording medium 1 reproduced by a first drive 11 and stored in a buffer memory 3.
ＣＰＵ６の制御の下、第１のドライブ１１にて再生された第１の記録媒体１の動画像データから静止画像データが取得され、バッファメモリ３に蓄積されていく。 - 特許庁 - A refresh timer periodically generates refresh request signals for refreshing a dynamic memory cell, and changes the cycle of generating refresh request signals according to a cycle control signal.
リフレッシュタイマは、ダイナミックメモリセルをリフレッシュするためのリフレッシュ要求信号を周期的に生成するとともに、周期制御信号に応じてリフレッシュ要求信号の生成周期を変更する。 - 特許庁 - In the case of reading the other photographing image, the imaging image signal is read from the memory and mixing the two imaging image signals obtains an imaging signal with a wide dynamic range.
そして、もう一方の撮像画像を読み出す時にメモリ内の撮像画像信号を読み出して、それら２つの撮像画像信号を混合してダイナミックレンジの広い撮像信号を得る。 - 特許庁 - To provide a data relay control device capable of suitably combining the decrease of operation load and the suppression of circuit scale required for relay processing of data to and from a DRAM (Dynamic Random Access Memory).
ＤＲＡＭとの間でのデータの中継処理にかかる演算負荷の低減と回路規模の抑制との好適な両立を図ることのできるデータ中継制御装置を提供する。 - 特許庁 - To provide a memory having a contact plug of ruthenium material, and its fabricating method, for improving the contact arrangement between a storage node and a device zone in the dynamic RAM (DRAM) and the ferroelectric RAM (FRAM (trade mark)) of a memory device, for example.
メモリーデバイスの例えばダイナミックＲＡＭ（ＤＲＡＭ）と強誘電性ＲＡＭ（ＦＲＡＭ（登録商標））における、記憶ノードとデバイスゾーンとの間の接点構成を改良するための、ルテニウム材からなるコンタクトプラグを有するメモリー及びその製造方法を提供する。 - 特許庁 - The multi-chip module comprises a first semiconductor chip on which a digital signal processing circuit is mounted; a second semiconductor chip constituting a dynamic random access memory; a third semiconductor chip constituting a nonvolatile memory; and a mounting substrate, all assembled into a stacked structure.
デジタル信号処理回路が搭載された第１半導体チップと、ダイナミック型ランダム・アクセス・メモリを構成する第２半導体チップと、不揮発性メモリを構成する第３半導体チップと、搭載基板とを積層構造に組み立ててマルチチップモジュールを構成する。 - 特許庁 - The delay amount may be one or more currents or voltages indicating an amount of PVT compensation to be applied to input or output signals of an application circuit, such as a memory-bus driver, a dynamic random access memory, a synchronous DRAM, a processor or other clocked circuit.
遅延量は、１つ以上の電流または電圧となる場合があり、メモリバスドライバ、動的ランダムアクセスメモリ、同期ＤＲＡＭ、プロセッサ、あるいは他のクロック回路のようなアプリケーション回路の入力信号または出力信号に適用されるＰＶＴ補正量を示す。 - 特許庁 - To provide an on-chip test interface being integrated and always enabled which is used for verifying a function of high speed incorporated memory such as a synchronous dynamic random access memory(SDRAM) enabling performing a test with an existing tester having comparatively low operation speed (therefore, low cost), or the like.
既存の比較的低速度の、（よって低コストの）テスタでテストを行なうことを可能にする、シンクロナスダイナミックランダムアクセスメモリ（「ＳＤＲＡＭ」）などの高速組込みメモリの機能を検証するために用いる、統合され常に可能化されたオンチップテストインターフェイスを提供する。 - 特許庁 - In a computer system including a plurality of nodes and a plurality of logical partitions, a dynamic partition manager calculates a current memory affinity and a potential memory affinity by a request from the logical partition to support determination carried out by the logical partition for deciding whether the memory affinity about the logical partition can be improved by reallocation of resources between the nodes or not.
複数のノードと複数のロジカル・パーティションとを含むコンピュータ・システムにおいて、動的パーティション・マネージャは、ロジカル・パーティションの要求により現在のメモリ・アフィニティと潜在的なメモリ・アフィニティとを計算し、ノード間のリソースの再割振りによってそのロジカル・パーティションに関するメモリ・アフィニティを改善できるかどうかをそのロジカル・パーティションが判断するのを支援する。 - 特許庁 - In addition, when an imaging image P1 is read out from the memory, a difference of the imaging image P1 and the background image is obtained, so that a dynamic body image made up of pixels including the difference is extracted from the imaging image P1.
また、撮影画像Ｐ１がメモリから読み出されたとき、撮影画像Ｐ１と背景画像との差が求められ、差がある画素からなる動体画像が撮影画像Ｐ１から抽出される。 - 特許庁 - To provide a DRAM refreshing system with which reduction of opera tion efficiency of a central processing unit can be prevented by preventing access for write-in or read-out during refreshing of a dynamic random access memory(DRAM).
ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のリフレッシュ中に書き込み又は読み出しのためのアクセスを避け、中央処理ユニットの動作効率の低下を避けることが可能なＤＲＡＭリフレッシュ方式を提供する。 - 特許庁 - To easily recognize a loaded address in a main memory without using special software for analysis, when a nonconformity occurs in a dynamic link library.
本発明は、ダイナミックリンクライブラリィに不具合が発生した場合に、主記憶上の何処のアドレスにロードされたかを解析用の特殊なソフトウェアを必要とせずに容易に認識できることを特徴とする。 - 特許庁 - A storage address storage part 12 is not provided with a storage area fixed for each communication channel is configured as a dynamic memory and the storage position of the storage address is not fixed by the communication channel.
格納アドレス記憶部１２を、通信チャネル毎に固定的に設定された記憶領域を備えるものではなく、動的メモリとして構成し、格納アドレスの記憶位置を通信チャネルによって固定しない。 - 特許庁 - To obtain a natural image by preventing a brightness reversal phenomenon while saving a memory in dynamic range enlargingly imaging for combining a plurality of picked up original images with different exposures into one image.
露出の異なる複数の撮像原画像から１枚の画像を合成するダイナミックレンジ拡大撮像において、メモリを節約しつつ小領域における輝度逆転現象を防止して自然な画像を得る。 - 特許庁 - Furthermore, a fast forward/rewinding reproducing section 17 consecutively reproduces the plurality of still image recorded in the still image storage memory 13 at equal intervals so as to execute fast forward reproduction of the dynamic image data.
さらに、早送り／巻き戻し再生部１７は、静止画保存メモリ１３に記録された複数の静止画を等間隔で連続再生することにより、動画像データの早送り再生を実行する。 - 特許庁 - RAM has a fist storage area 91 being a dynamic loading area and the program codes stored for each of the blocks in the flash memory group are exclusively loaded in a first storage area 91.
そしてＲＡＭは動的ロードエリアである第１の格納領域９１を有しており、第１の格納領域９１にはフラッシュメモリ群にブロック毎に格納されていたプログラムコードが排他的にロードされる。 - 特許庁 - The determination result of an Nth field by the dynamic and static video determination portion 12 is used for interpolation at the sub-interpolating portion 14 as the determination result of an (N-1)th field by being delayed by the field memory 11a.
また、動画静止画判定部１２による第Ｎフィールドの判定結果を、フィールドメモリ１１ａによって遅延させて第（Ｎ−１）フィールドの判定結果とし、副補間部１４における補間に用いる。 - 特許庁 - A display size changing part 115, according to an instruction from a control unit 112, reduces data including an image or a dynamic picture image being inputted from a memory 114 so as to provide a predetermined display size.
表示サイズ変更部１１５は、制御部１１２からの指示に従い、メモリ１１４から入力されてくる画像又は動画画像を含むデータを所定の表示サイズとなるように縮小する。 - 特許庁 - When determining that it is necessary to extend the dynamic range, the histogram calculation part 66 receives sub photosensitive part signal charge from an image memory 50b and generates a histogram of sub photosensitive part signal charge level.
ダイナミックレンジの拡大が必要と判定した場合は、ヒストグラム算出部６６はさらに画像メモリ５０ｂから従感光部信号電荷を受信し、従感光部信号電荷レベルのヒストグラムを作成する。 - 特許庁 - An area specification means 3 specifies an area to be secured in the case of developing the dynamic variable specified by the means 2 on a memory 5 at the time of carrying out a load module.
領域特定手段３は、動的変数特定手段２によって特定された動的変数が、ロードモジュールの実行時にメモリ５上に展開される際に確保される領域を特定する。 - 特許庁 - The circuit 13 issues an REF command to an SDRAM (Synchronous Dynamic Random Access Memory) 30 when an REF flag register 14 is "ON" and a microcomputer 20 accesses (reads out or writes) another device 40.
そして、コマンド生成回路１３は、ＲＥＦフラグレジスタ１４が「ＯＮ」であって、マイコン２０が他のデバイス４０にアクセス（読み出し又は書き込み）しているときに、ＲＥＦコマンドをＳＤＲＡＭ３０に発行している。 - 特許庁 - To provide an on-die termination control circuit and control method thereof, capable of controlling start and end of a dynamic termination operation introduced from a DDR3-level semiconductor memory device.
ＤＤＲ３半導体メモリ装置から導入されるダイナミックターミネーション動作の開始及び終了を制御することのできるオンダイターミネーションの制御回路およびその制御方法を提供すること。 - 特許庁 - To provide a dynamic radio frequency ripple signal compensation device of the optical memory system which can eliminate drop-out of the center level of a radio frequency ripple signal and can remove damages to the track cross waveform.
無線周波数リップル信号の中心レベルのドロップアウトを除去でき、トラッククロス波形の損傷が阻止できる光記憶システムの動的無線周波数リップル信号補償装置を提供すること。 - 特許庁 - The dynamic driving voltage is selected from the driving voltage table according to the first voltage data of the first memory and a second voltage data provided by an outside circuit and determining the second gray level that the pixel displays.
動的駆動電圧は、第一メモリの第一電圧データと、外部回路により供給され、画素が表示する第二グレイレベルを決定する第二電圧データに従って、駆動電圧表から選択される。 - 特許庁 - To provide a lubricant composition for fluid bearings which does not badly influence the performance of a dynamic pressure bearing used for a memory device, etc., and does not destruct a magnetic disk drive unit, etc., and a fluid bearing device.
記憶装置等に用いられる動圧軸受の性能を損なうことなく、かつ磁気ディスク駆動装置等を破壊しない流体軸受用潤滑剤組成物および流体軸受装置を提供する。 - 特許庁 - A TCAM cell is constituted of two dynamic type memory cells consisting of MOS transistors 101, 102 and capacitor elements 105, 106, and a coincidence comparing circuit consisting of two MOS transistors 103, 104.
ＴＣＡＭセルは、ＭＯＳトランジスタ1０１，１０２とキャパシタ素子１０５，１０６とからなる２つのダイナミック型記憶セルと、２つのＭＯＳトランジスタ１０３，１０４からなる一致比較回路とで構成される。 - 特許庁 - When the still image data are imaged after a VTS based on the photographed dynamic image data is recorded on a DVD 104, JPEG data 401 based on the still image data are held once by a built-in memory or an external memory 116 so that the VTS is not sectioned.
撮影した動画像データに基づくＶＴＳがＤＶＤ１０４に記録された後に静止画像データが撮像されると、その静止画像データに基づくＪＰＥＧデータ４０１を内蔵メモリや外部メモリ１１６に一旦保持させておき、ＶＴＳを区切らないようにする。 - 特許庁 - To easily inspect an error of a transfer state of each image processing algorithm module without changing the image processing algorithm module itself when an image processing execution unit with plural image processing algorithm modules connected transfers data with a memory with a dynamic memory access controller (DMAC).
複数の画像処理アルゴリズムモジュールが接続された形態を有する画像処理実行部がＤＭＡＣによりメモリとの間のデータ転送を行うときに、画像処理アルゴリズムモジュール自身を変更することなく、各画像処理アルゴリズムモジュールの転送状態の異常を容易に検査できるようにする。 - 特許庁 - The memory controller 110 comprises a counter 120 counting the prescribed period after detection of an idle state, and self-refresh shift instructing circuits 130, 140 preforming processing required for instructing shifting to a self-refresh state for the dynamic random access memory after the counter 120 counts the period.
前記メモリコントローラ１１０は、アイドル状態を検出したあと、所定期間をカウントするカウンタ１２０と、前記カウンタ１２０が前記期間をカウント後に、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態への移行を指示するために必要な処理を行うセルフリフレッシュ移行指示回路１３０，１４０と含む。 - 特許庁 - A comparing background image memory update circuit 107 dynamically updates the comparing background image in the comparing background image memory 108 during transmitting dynamic image information, based on the move of the photographing frame position of a camera 101 detected by a background move detector circuit 109.
また、比較用背景画像メモリ更新回路１０７は、背景移動検出回路１０９によって検出されたカメラ１０１の撮像枠位置の動きに基づいて、比較用背景画像メモリ１０８の比較用背景画像を動画像情報の伝送中に動的に更新する。 - 特許庁 - When one macro block consists of 16×16 pixels (bytes) and macro blocks are stored in a frame memory consisting of a DRAM(dynamic random access memory) or the like, addresses are successively assigned in the ascending order, for example, addresses 0000 to 0255 are assigned to a first macro block and addresses 0256 to 0512 are assigned to a second macro block.
１マクロブロックが１６×１６ピクセル（byte）で構成され、そのマクロブロックをDRAMなどから構成されるフレームメモリに記憶させる際、第１マクロブロックは、アドレス００００乃至０２５５に、第２マクロブロックは、アドレス０２５６乃至０５１２といったふうに、順次、昇順にアドレスが割り振られ、記憶されていく。 - 特許庁 - A voltage regulator for the dynamic random access memory is provided with a voltage reference circuit for generating a reference voltage, and a plurality of power amplifiers having gains larger than 1 for amplifying supply voltages to supply power to the dynamic random access memory and responding to the reference voltage, and a control circuit for generating a control signal to control the plurality of power amplifiers.
本発明のダイナミックランダムアクセスメモリ用の電圧レギュレータは、基準電圧を生成する電圧基準回路と、ダイナミックランダムアクセスメモリに電力を供給するために、供給電圧を増幅する複数の電力増幅器であって、基準電圧に応答し、１よりも大きなゲインを有する複数の電力増幅器と、複数の電力増幅器を制御する制御信号を生成する制御回路と、を有している。 - 特許庁 - To reduce power request at a data route by using a multiplayer metal layer for reducing a capacity on a data bus in an architecture for an embedded dynamic random access memory(DRAM) of an integrated circuit, having a large aspect ratio.
アスペクト比が大きい、集積回路の埋込型ダイナミックランダムアクセスメモリ（ＤＲＡＭ）のためのアーキテクチャが、データバス上の容量を減じる多層の金属層を用いることにより、データ経路での電力要求を減じる。 - 特許庁 - To provide a dynamic type semiconductor memory device for increasing redundancy repair rate and reliability in redundancy repair with small layout area while preventing a defective standby current caused by short circuit of a bit line and a word line.
ビット線とワード線のショート欠陥によるスタンバイ電流不良を対策しながら、小さなレイアウト面積で、高い冗長救済率、かつ確実な冗長救済可能にするダイナミック型半導体記憶装置の提供。 - 特許庁 - To obtain a solid-state imaging apparatus capable of widening a dynamic range of a captured image, without using a field memory which causes increase in the chip size, and further by preventing the influence due to a leakage current, upon a data signal to be sampled/held.
チップサイズの増大を招くフィールドメモリを用いることなく、しかも、サンプルホールドされるデータ信号へのリーク電流の影響を回避しつつ、撮像画像のダイナミックレンジを広げることができる固体撮像装置を得る。 - 特許庁 - A method for solving the address competition and access priority ordering to resources in a shared memory system comprises the dynamic generation of a list where requests to the individual resources to be contested are put in correct order.
共用メモリ・システム内のアドレス競合および資源へのアクセスの優先順位付けを解決するための方法は、争奪される各資源に対する要求の順序付けられたリストを動的に作成することを含む。 - 特許庁 - This shape memory material using superconductivity phenomenon is that which changes its shape by various environmental stimulation such as temperature, a magnetic field, a current value, light of a specific wavelength, and dynamic stress.
温度、磁場、電流値、特定の波長光、力学的応力のような環境の多様な刺激により形状が変化する超伝導材料であることを特徴とする超伝導現象を用いた形状記憶材料。 - 特許庁 - This refreshing method is for a dynamic random access memory (DRAM) 3 provided in the microcontroller 1, and the DRAM 3 is refreshed during the preset standby time Tw of a microprocessor 2 controlling the microcontroller 1.
マイクロコントローラ１内に設置されるダイナミックランダムアクセスメモリ（ＤＲＡＭ）３のリフレッシュ方法であって，ＤＲＡＭ３は，マイクロコントローラ１を制御するマイクロプロセッサ２の予め設定された待機時間Ｔｗ中にリフレッシュされる。 - 特許庁 - To provide a semiconductor integrated circuit, in which the degree of freedom of the interface of a DRAM(dynamic random access memory) is improved, by optimizing the area and the consumption power of the DRAM to a necessary minimum limit, according to the power source specification of the integrated circuit.
ＤＲＡＭの面積と消費電力とを本半導体集積回路の電源仕様に応じて必要最小限に最適化しＤＲＡＭのインターフェースの自由度を増大させた半導体集積回路を提供する。 - 特許庁 - To provide a dynamic virtual channel management circuit that can extract only a virtual channel of an AAL type 5 that is processed in the unit of frames and register it to a VC management memory means so as to allow a network device not obtaining virtual channel contract information to conduct processing in the unit of frames and to provide a system using the dynamic virtual channel management circuit.
本発明は、フレーム単位処理が可能なＡＡＬタイプ５のバーチャルチャネルだけを抽出してＶＣ管理メモリ手段に登録することができ、バーチャルチャネルの契約情報が得られないネットワーク装置でフレーム単位の処理を行うことができる動的バーチャルチャネル管理回路及びそれを用いた装置を提供することを目的とする。 - 特許庁 - An image aligning unit 15 and an image positioning unit 16 read a plurality of images to become constituents of a dynamic image pattern from a dynamic image pattern memory 11, and aligns printing states of the images on the respective printing pages so as to be different from those of another printing pages to form the pattern on predetermined areas of the plurality of the sheets.
画像割当て部１５及び画像位置決定部１６は、動画パターンの構成要素となる複数の画像を動画パターン記憶部１１より読み出し、各印刷ページにおける画像の印刷形態をそれぞれ他の印刷ページのものと相違するように割り当て、複数の印刷用紙の所定領域に動画パターンが形成されるようにする。 - 特許庁 - The signal delay apparatus includes a memory element and serially connected interpolation elements and is configured for the dynamic delay of a digital sampled input signal, the input signal is stored in a register, the next sampling position is then marked and stored in the memory, and the value in the register and the marked value are supplied to the interpolation elements.
メモリ要素及び直列接続された補間要素を含むディジタルサンプリングされた入力信号の動的遅延のための信号遅延装置で構成し、入力信号をレジスタに格納した後次のサンプリング位置にマーキングを行いメモリに記憶させ、レジスタの値とメモリのマーキングされた値とで補間要素に供給される。 - 特許庁 - A mode storing circuit 171 stores a storage mode indicating whether write based on a storing instruction is to be reflected to the memory 140 or not and a dynamic mode indicating whether a fill due to a cache miss is to be reflected to the array 120 or not.
モード保持回路１７１は、ストア命令による書込みを補助データメモリ１４０へ反映するか否かを示すストアモードと、キャッシュミスによるフィルを補助アドレスアレイ１２０に反映するか否かを示すダイナミックモードとを保持する。 - 特許庁 - Applications written in modern garbage-collected languages like C# tend to have large dynamic working sets and poor data locality and are therefore likely to spend excess time on managing data movements between memory hierarchies.
Ｃ＃のような現在のガベージコレクションをされた言語で書かれたアプリケーションは、大きい動的なワーキングセットと貧弱なデータ局所性を有する傾向があり、したがってメモリ階層間のデータ移動の管理に過剰の時間を消費すると思われる。 - 特許庁 - An FPD correction part 154 generates a correction YUV 203, in which the FPD is corrected, from an FPD YUV 202 (image data converted from FPD RAW 201), in which the FPD is caused, and stores it in a DRAM (Dynamic Random Access Memory) 119.
ＦＰＤ補正部１５４は、このＦＰＤが生じたＦＰＤ ＹＵＶ２０２（ＦＰＤ ＲＡＷ２０１から変換された画像データ）から、ＦＰＤが補正された補正ＹＵＶ２０３を生成してＤＲＡＭ１１９に記憶する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
