「element patterns」を含む例文一覧(507)

1 2 3 4 5 6 7 8 9 10 11 次へ＞
  • SEMICONDUCTOR ELEMENT AND METHOD OF CONTROLLING ITS PATTERNS
    半導体素子及びそのパターンコントロール方法 - 特許庁
  • The modifications include flower shippo patterns where a lozenge or round piece of gold leaf is placed inside each shippo pattern element and yotsume (literally, four-eye) shippo patterns where lattice patterns and shippo patterns are combined.
    応用パターンとして七宝の中に菱形や丸い截箔を施した花七宝や、格子文と組み合わせた四ツ目七宝などがある - Wikipedia日英京都関連文書対訳コーパス
  • To facilitate learning in which time-series patterns for time-series data are divided into suitable element patterns.
    時系列データの時系列パターンを適切な要素パターンに分けた学習を、容易に行う。 - 特許庁
  • In the manufacturing process of imaging element modules, conductive patterns are provided on a lens unit formed in one body with containing a lens to connect terminals of an imaging element to the patterns.
    レンズを含んで一体に成形したレンズユニットに導体パターン設け、導体パターンに撮像素子の端子を接続する。 - 特許庁
  • K_0 directivity patterns X_m are prepared for each antenna element AN-m.
    各アンテナ素子AN-mに対し、指向性パタンX_mをk_0個ずつ用意する。 - 特許庁
  • Patterns each having extreme occupancy in the element forming region are used as the element isolation pattern.
    素子分離パターンとしては、素子形成領域の占有率が両極端のものとする。 - 特許庁
  • A display element 1 is provided with display patterns 8_11 to 8_13.
    表示素子１には表示パターン８_１１〜８_１３が設けられている。 - 特許庁
  • Magnetic information is read from spiral servo patterns with an electromagnetic conversion element.
    スパイラルサーボパターンから電磁変換素子で磁気情報を読み取る。 - 特許庁
  • In an embodiment, element arrangement patterns can be synthesized from example arrangements.
    実施形態は、見本配置から要素配置パターンを合成できる。 - 特許庁
  • The connecting of power source wiring patterns and ground wiring patterns to an external section on a recording element substrate is respectively carried out from opposing sides on the recording element substrate.
    記録素子基板における電源配線とグラウンド配線の外部との接続は、それぞれ記録素子基板上の対向した辺より行う。 - 特許庁
  • The first fuse element patterns 101 are disposed to be sandwiched between the second fuse element patterns 102, and the first and second fuse resistance element patterns 101, 102 have square shapes.
    さらに、前記第１のヒューズ素子パターン１０１は、前記第２のヒューズ素子パターン１０２に挟まれるように配置されており、前記第１および第２のヒューズ抵抗素子パターン１０１，１０２は正方形で構成されている。 - 特許庁
  • The ceramic substrate 1 has dummy patterns 31, 32 on both the outsides of an element formation region 2.
    素子形成領域２の両外側に、ダミーパターン３１、３２を有する。 - 特許庁
  • Cell gate patterns are formed on the cell active region and the element isolation film.
    前記セル活性領域及び素子分離膜にセルゲートパターンが配置される。 - 特許庁
  • A first diffractive element and a second diffractive element 3 having mirror symmetric grating patterns are produced.
    鏡面対称な格子パターンを有する第１の回折素子２および第２の回折素子３を作製する。 - 特許庁
  • An image A of combined patterns formed by overlapping element patterns, and reference images B1, B2 of each element pattern are acquired; matching is executed between the image A and respective reference images B1, B2; and the alignment deviation among respective element patterns in combined patterns is outputted based on the matching result.
    要素パターンを重ね合わせて形成される複合パターンの画像Ａと、各要素パターンの基準画像Ｂ１，Ｂ２とを取得し、画像Ａと各基準画像Ｂ１，Ｂ２との間でマッチングを実行し、このマッチング結果に基づいて複合パターンにおける各要素パターン間の合わせずれを出力する。 - 特許庁
  • The servo writer system 2 successively writes the servo patterns in a manner as to write once the patterns over the entire part on the disk 10 by utilizing the servo patterns written on the disk 10 by a write head element.
    サーボライタ装置２は、ライトヘッド素子によりディスク１０上に書込みしたサーボパターンを利用して、順次、ディスク１０上の全面にサーボパターンを追記するように書込む。 - 特許庁
  • A memory element is used as the semiconductor element 5, for example, and its terminals are connected to respective connection patterns 6.
    半導体素子５として例えばメモリ素子を使用し、その端子は各々接続パターン６とつながっている。 - 特許庁
  • The optical functional element is a diffraction element having a first face 15a and a second face 15b both of which are provided with the diffraction patterns.
    共に回折パターンを備えた第１面１５ａと第２面１５ｂを持つ回折素子である光機能素子。 - 特許庁
  • The fuse element comprises; a plurality of first fuse resistance element patterns 101 to be trimmed; two or more second fuse resistance element patterns 102 each having a contact hole 103 which is subjected to electrical wiring; and a fuse opening part 104 opened for trimming the first fuse element patterns 101.
    トリミングされる複数の第１のヒューズ抵抗素子パターン１０１と、電気的な配線がなされるコンタクトホール１０３を有する２つ以上の第２のヒューズ抵抗素子パターン１０２と、前記第１のヒューズ素子パターン１０１をトリミングするために開口されたヒューズ開口部１０４と、を有する。 - 特許庁
  • The antenna is provided with a plurality of element antenna patterns which are formed on a retainer and have mutually different resonance frequencies, and a communication circuit which are connected with the element antenna patterns via waveguides and performs processing of radio signals transmitted and received by the element antenna patterns.
    支持体上に形成され、各々異なる共振周波数を有する複数の要素アンテナパターンと、要素アンテナパターンに導波路を介して接続され、要素アンテナパターンで送受信する無線信号の処理を行う通信回路と、を具備する。 - 特許庁
  • In the structure of bonding patterns 100, 101 allocated on an element mounting substrate 6 on which an LED element 3 is mounted, the bonding patterns 100 and 101 comprise: patterns 100A and 101A formed on the rear surface of the element mounting surface of the element mounting substrate 6; and reinforcing portions 100B and 101B embedded within the patterns 100A and 101A.
    ＬＥＤ素子３を搭載する素子搭載基板６に配設される接合用パターン１００，１０１の構造であって、接合用パターン１００，１０１は、素子搭載基板６の素子搭載面の裏面に形成されたパターン部１００Ａ，１０１Ａと、パターン部１００Ａ，１０１Ａ内に埋設された補強部１００Ｂ，１０１Ｂとからなる。 - 特許庁
  • Conductor patterns 13 are connected to an antenna element side of the ground coupling section 12 and conductor patterns 14 are connected to a ground side of the ground coupling section.
    グラウンド結合部１２のアンテナ素子側には導体パターン１３が接続され、グラウンド側には導体パターン１４が接続される。 - 特許庁
  • To provide a semiconductor element in which the electrical characteristics of patterns formed by a double patterning process can be controlled, and also to provide a method of controlling the patterns.
    ダブルパターニングされたパターンの電気的特性をコントロール可能な半導体素子及びそのパターンコントロール方法を提供する。 - 特許庁
  • A first element 101 includes a plurality of radiation patterns having different lengths and communicates with a second element 105.
    第１のエレメント１０１は、長さの異なる複数の放射パターンを含んでおり第２のエレメント１０５に連絡している。 - 特許庁
  • The level difference of both the extreme element isolation patterns is managed, thereby enabling early finding of the wafer of element isolation level difference abnormality.
    両極端の素子分離パターンの段差を管理することで、素子分離段差異常ウェハの早期発見が可能となる。 - 特許庁
  • The conductive element penetrates the fluorescent substrate and connects the first and second conductive patterns.
    導電要素は、蛍光基質を貫通して、第１及び第２導電パターンを接続する。 - 特許庁
  • The semiconductor element includes a plurality of line patterns extending in parallel with each other in a first direction.
    半導体素子は、第１方向に相互平行に延びている複数のラインパターンを含む。 - 特許庁
  • A group 2 of line patterns including a plurality of line patterns 21, 22, 23 different from each other in allowable current capacity are formed on an element substrate 1.
    素基板１の表面に、許容電流値容量の異なる複数の線状パターン２１，２２，２３を含む線状パターン群２を形成する。 - 特許庁
  • To provide electrode color pixel array patterns used in a matrix drive type color display element and the color pixel array patterns which are highly fine in electrode patterns and also the electrode patterns in a row direction of simple signal input in the specific color pixel array patterns.
    マトリックス駆動型カラ−表示素子に使用される色画素配列パタ−ンおよび電極パタ−ンにおいて、高精細となる色画素配列パタ−ン、また特定の色画素配列パタ−ンにおいては信号入力の簡単な行方向の電極パタ−ンを提供することを目的とする。 - 特許庁
  • To provide a method of forming printing patterns of a liquid crystal display element wherein the printing patterns of a plurality of colors are formed in a short time on the front of the element and which enables reduction of the manufacturing cost of the element and also formation of the printing patterns of excellent quality.
    液晶表示素子の前面に、複数の色の印刷パターンを短時間で形成し、液晶表示素子の製造コストを低減するとともに、良好な品質の印刷パターンを形成することができる液晶表示素子の印刷パターン形成方法を提供する。 - 特許庁
  • In the front surface side of a ceramic recording material 1 of a heating body A, PTC patterns (positive temperature coefficient characteristic patterns) 3A, 3B each having a length equal to that of a heating element pattern are formed on both sides of the heating element pattern 2A, and a current is carried to the heating element pattern 2A through the PTC patterns 3A, 3B.
    加熱体Ａのセラミック記録材１の表面側において、発熱体パターン２Ａの両側にこれと同じ長さのＰＴＣパターン（正温度係数特性パターン）３Ａ、３Ａを形成し、これらＰＴＣパターン３Ａ、３Ａを介して、発熱パターン２Ａに通電する。 - 特許庁
  • To provide a washing machine capable of diversifying the generating patterns of mist by an ultrasonic element.
    超音波素子によるミストの発生パターンを多様化させることができる洗濯機を提供する。 - 特許庁
  • A first radiating element comprises the conductor patterns R11, R12 and R13.
    これらの導体パターンＲ１１，Ｒ１２，Ｒ１３によって第１の放射素子が構成されている。 - 特許庁
  • A second radiating element comprises the conductor patterns R21, R22 and R23.
    これらの導体パターンＲ２１，Ｒ２２，Ｒ２３によって第２の放射素子が構成されている。 - 特許庁
  • The solar cell element is provided on the respective conductor patterns of the plurality of substrates 100.
    太陽電池素子は、複数の基体１００の各々の導体パターン上に設けられている。 - 特許庁
  • An element region (active layer) has a lattice pattern, and a groove between the lattice patterns is embedded by an insulator.
    素子領域（活性層）は、格子パターンで、その間の溝は、絶縁材により埋め込まれる。 - 特許庁
  • To form a plurality of light distribution patterns without shielding light from a semiconductor light-emitting element.
    半導体発光素子からの光を遮光することなく、複数の配光パターンを形成する。 - 特許庁
  • The respective interleave patterns are specified by a combination of picture element areas in the frame buffer 18.
    各々のインターリーブパターンは、フレームバッファ１８内の画素領域の組み合わせによって特定される。 - 特許庁
  • Wires 6, 7 connect respective electrodes of the LED element 5 and the wiring patterns 4b, 4c.
    ワイヤ６、７がＬＥＤ素子５の各電極と配線パターン４ｂ、４ｃとを接続している。 - 特許庁
  • The first MR element 31 has a plurality of strip-like patterns 311 extending in a strip-like shape.
    第１のＭＲ素子３１は、帯状に延在する帯状パターン３１１を複数有する。 - 特許庁
  • The offset quantities between the additive patterns and the main patterns on the reticle 100 are made adequate, by which the resist pattern sizes may be made uniform while the adverse influence on the formation of the element patterns is prevented.
    レチクル１００では，付加パターンと主パターンとのずれ量を適正化することによって，素子パターンの形成への悪影響を防ぎつつ，レジストパターン寸法の均一化を図ることができる。 - 特許庁
  • While the back of the conductive patterns 11A-11I is being exposed, the conductive patterns and the circuit element are covered with a sealing resin 16.
    また、導電パターン１１Ａ〜１１Ｉの裏面が露出された状態で、これらの導電パターンおよび回路素子は封止樹脂１６により被覆される。 - 特許庁
  • Diffraction patterns S1', S2' and S3' by these reflected light beams are formed on a second diffraction element 3 and received by a light receiving element 10.
    これらの反射光による回折パターンＳ１′，Ｓ２′，Ｓ３′が第２の回折素子３上に形成され、受光素子１０で受光される。 - 特許庁
  • To provide a method for manufacturing a polarizing element with which forming pitch of stripe patterns can be easily made finer and the polarizing element.
    縞状パターンの形成ピッチをより細かくすることが容易な偏光素子の製造方法及び偏光素子を提供すること。 - 特許庁
  • To provide a cross-type magnetic impedance (MI) element with high performance which is not restricted by magnetic materials or element patterns and has no variation in element characteristics, and a manufacturing method therefor.
    磁性材料や素子パタ−ンによって制約されることなく、また、素子特性にばらつきのない高性能の交差型ＭＩ素子とその製造方法を提供すること。 - 特許庁
  • To miniaturize a laminated composite device, which is constituted by stacking a plurality of circuit element boards, by shorter making the pattern length of inductor patterns, which are respectively formed on the circuit element boards, than that of conventional inductor patterns.
    複数の回路素子基板を積層して構成される積層型複合デバイスにおいて、インダクタパターンのパターン長を従来よりも短縮することによって、積層型複合デバイスの小型化を図る。 - 特許庁
  • To realize the downsizing of a laminated composite device in which respective circuit element layers form one or a plurality of circuit element patterns on the surface of a base layer, and a plurality of circuit element patterns in a plurality of circuit element layers are connected with each other to constitute an electronic circuit for demonstrating a specific function.
    各回路素子層は、ベース層の表面に、１或いは複数の回路素子パターンを形成してなり、複数の回路素子層に形成された複数の回路素子パターンが互いに接続されて、所定の機能を発揮すべき電子回路を構成している積層型複合デバイスの小型化を図る。 - 特許庁
  • Moreover, the interval between the dummy patterns 12 is set to the minimum value allowed in the manufacture of the element.
    また、ダミーパターン１２同士における間隔は、素子の製造上許される最小値に設定されている。 - 特許庁
  • A plurality of phase code patterns are formed by a combination of the phase shift amounts of the phase shift element array.
    位相変位素子アレイの位相変位量の組み合わせにより複数の位相コードパターンを形成する。 - 特許庁
  • The areas of the patterns 9 and 9 are made to correspond to the mounting area of the semiconductor element 4.
    また、放熱用パターン９，９の面積を半導体素子４の実装面積に対応するようにした。 - 特許庁
1 2 3 4 5 6 7 8 9 10 11 次へ＞

例文データの著作権について