「element patterns」を含む例文一覧(507)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 次へ＞- A manufacturing apparatus for a piezoelectric element formed on a substrate includes: means to apply a functional ink with arbitrary patterns onto the substrate by an inkjet method; means to degrease the functional ink by a short wavelength laser; and means to heat and crystallize the functional ink by a long wavelength laser.
基板上に形成する圧電体素子の製造装置は、インクジェット法による機能性インクを基板上に任意のパターンで塗布する手段と、短波長レーザーによる機能性インクの脱脂手段と、長波長のレーザーによる機能性インクの加熱および結晶化手段とを備える。 - 特許庁 - After a second mask is formed, which has first and second patterns on desired first and second periodic structures positioned in different element sections, the second mask is used to form first and second striped mesas in first and second sections in a stage S110.
別の素子区画に位置する第１及び第２の所望の周期構造上にそれぞれ第１及び第２のパターンを有する第２のマスクを形成した後に、第２のマスクを用いて第１及び第２の区画にそれぞれ第１及び第２のストライプメサを工程Ｓ１１０で形成する。 - 特許庁 - The wiring patterns 22, 23 are not provided in the region 27 for mounting the temperature detecting element with the part 12 mounted and in the region 28 with the region 27 projected in a thickness direction of the board body 21, excluding the pattern 24.
温度検出部１２が実装された温度検出素子実装領域２７、および温度検出素子実装領域２７を基板本体２１の厚さ方向に投影した領域２８には、温度検出素子配線パターン２４を除き、配線パターン２２，２３が設けられていない。 - 特許庁 - The liquid crystal display element is formed by sealing liquid crystals between a pair of the substrates disposed to face each other, in which the spacers of the spacer image patterns arranged on the substrate in order to maintain the specified thickness of the liquid crystal layer are formed of the above resin composition for the spacers.
互いに対向して配される一対の基板間に液晶が封入された液晶表示素子において、前記液晶層の厚さを一定に保つために基板上に配置されるスペーサー画素パターンのスペーサーが前記スペーサー用樹脂組成物から形成された液晶表示素子である。 - 特許庁 - In the process S103, a semiconductor region is etched using a first mask having the array of patterns including first-nth pattern parts and first-nth periodic structures for a diffraction grating corresponding to the first-nth pattern parts respectively are formed in the respective element sections of the semiconductor region.
工程Ｓ１０３では、第１〜第ｎのパターン部を含むパターンの配列を有する第１のマスクを用いて半導体領域をエッチングして、第１〜第ｎのパターン部にそれぞれ対応する回折格子用の第１〜第ｎの周期構造を半導体領域の各素子区画に形成する。 - 特許庁 - To provide a printed wiring board which can obtain firmly soldered joints and increase the densities of the joints on the printed wiring board, where electrodes for jointing a flip-chip mounted semiconductor element are formed by the exposed portions of wiring patterns, determined by a solder resist coating.
フリップチップ実装される半導体素子接合用の電極を、ソルダーレジスト被膜により規定した配線パターンの露出部分により形成したプリント配線板に於いて、強固なはんだ接合を可能にするとともに、接合部の高密度化が図れるプリント配線板を提供する。 - 特許庁 - To materialize cross-section processing causing no rotational slippage in a lateral direction or a longitudinal direction so that patterns regularly arranged in an element are neatly exposed all together, when processing the cross section of a semiconductor wafer by using a focused ion beam.
本発明が解決しようとする課題は、集束イオンビームを用いて半導体ウエハの断面を加工する際に、素子内に規則的に配列されたパターンが綺麗に揃って露出するように横方向にも縦方向にも回転ズレのない断面加工を実現させることにある。 - 特許庁 - In the solid-state image pickup element sequentially provided with an undercoat layer 13 and multiple micro lenses, the microlens has a resin layer 12 which is selectively made thin on a microlens pattern 11 selectively thick on the gap between the microlens patterns and has an infrared ray absorbing function applied, and disposed thereon.
アンダーコート層１３、複数のマイクロレンズを順次に備えた固体撮像素子において、マイクロレンズパターン１１上では選択的に薄く、マイクロレンズパターン間ギャップ上では選択的に厚く赤外線吸収機能を有する樹脂層１２を被覆配設したマイクロレンズであること。 - 特許庁 - To provide a manufacturing method of a hologram element capable of obtaining a high primary diffraction efficiency in each area and obtaining an almost fixed value as primary diffraction efficiency in each area even though grating intervals of diffraction grating of hologram patterns formed in a plurality of respective areas are different.
複数の各領域に形成されるホログラムパターンの回折格子の格子間隔が異なっても、各領域において高い１次回折効率を得ることができ、各領域での１次回折効率としてほぼ一定の値が得られるホログラム素子の製造方法を提供する。 - 特許庁 - To provide an evaluation method of a chromatic coordinate of a member for an optical element, equipped with a colored layer having a nonuniform film thickness, capable of evaluating the chromatic coordinate of the colored layer, and coping with various colored layer patterns.
膜厚が不均一な着色層を備えた光学素子用部材の色度座標の評価方法であって、着色層の色度座標に対して評価でき、様々な着色層パターンにも対応可能である光学素子用部材の色度座標の評価方法を提供する。 - 特許庁 - The planar antenna element includes: a spiral and planar antenna pattern 110; and parallel resonance patterns 121-124 arranged in the upper layer of the antenna pattern 110 and performing capacitive coupling between a part positioned on a relatively inner peripheral side and a part positioned on a relatively outer peripheral side in the antenna pattern 110.
スパイラル状の平面的なアンテナパターン１１０と、アンテナパターン１１０の上層に設けられ、アンテナパターン１１０の相対的に内周側に位置する部分と相対的に外周側に位置部分とを容量結合させる並列共振パターン１２１〜１２４とを備える。 - 特許庁 - Then, by adjusting the flow rate of the oxygen of an etching gas including CHF3, the ratio of the etching rate of first and second mask patterns 16B and 20B to that of the element isolation protection film 21 is set to approximately 5:1, and a control gate electrode 15B and a contact electrode 19B are exposed.
続いて、ＣＨＦ_3 を含むエッチングガスの酸素流量を調節することにより、第１及び第２のマスクパターン１６Ｂ、２０Ｂのエッチング速度と素子分離保護膜２１のエッチング速度との比を５対１程度として、制御ゲート電極１５Ｂ及びコンタクト電極１９Ｂを露出する。 - 特許庁 - A substrate embedded touch sensor 1 is structured by embedding a detecting circuit 5 composed of a plurality of electronic parts 4 as well as embedding a temperature sensor element 3 on a surface layer side of a multilayered wiring board main body 2 equipped with conductor patterns and inter-layer connecting conductor portions between multilayered insulating layers 8.
多層の絶縁層８間に導体パターンや層間接続導体部を備えた多層配線基板本体２に、表層側に位置して温度センサ素子３を埋込むと共に、複数個の電子部品４からなる検知回路５を埋込んで基板組込型タッチセンサ１を構成する。 - 特許庁 - The organic electroluminescent element comprises a first electrode, an organic film layer containing at least an organic luminous layer, and a second electrode formed on a substrate, and has a reflecting film in which one or more apertures are formed in the lower part region of the first electrode or which is formed by one or more island shape patterns.
基板上に形成された第１電極、少なくとも有機発光層を含む有機膜層及び第２電極を含み、第１電極の下方領域に一つ以上の開口部が開設されるか、もしくは一つ以上の島状パターンで形成されている反射膜を含んで構成された有機電界発光素子とした。 - 特許庁 - A cerium compound 36 is deposited on the surface, when the chromium layer formed on a n-type amorphous silicon layer 32 is etched with the etching solution using resist patterns 34 and 35 as masks, to form a drain electrode 18 and a source electrode 19 of a thin film transistor as a switching element of a liquid crystal display.
液晶表示装置のスイッチング素子としての薄膜トランジスタのドレイン電極１８およびソース電極１９を、ｎ型アモルファスシリコン層３２上に成膜されたクロム層をレジストパターン３４、３５をマスクとしてクロムエッチング液を用いてエッチングして形成すると、表面にセリウム化合物３６が沈着する。 - 特許庁 - First and second MR elements 11A, 11B includes a plurality of element patterns having a laminated structure of a free layer having a magnetization direction changing in response to an outside magnetic field, an intermediate layer without developing a specific magnetization direction and a fixing layer having magnetizations J51A, J51B fixed in a constant direction.
第１および第２のＭＲ素子１１Ａ，１１Ｂは、外部磁界に応じて変化する磁化方向を有する自由層と、特定の磁化方向を発現しない中間層と、一定方向に固着された磁化Ｊ５１Ａ，Ｊ５１Ｂを有する固着層との積層構造を有する複数の素子パターンを備える。 - 特許庁 - In a memory cell array region 1, the pattern of the element components (active regions 10-15 and 21-23 and polysilicon regions 31-42) of each unit memory cell and the pattern of the dummy cell of a dummy cell region 3 for outer periphery are made equal to each other and both patterns have an axisymmetrical relation with respect to their boundary line BC1.
メモリセルアレイ領域１の１メモリセル単位のメモリセルの素子構成要素（活性領域１０〜１５，２１〜２３及びポリシリコン領域３１〜４２）のパターンと外周用ダミーセル領域３のダミーセルのパターンとは同一で、かつ両者のパターンは境界線ＢＣ１に対して線対称な関係を呈している。 - 特許庁 - A pair of terminal electrodes 11, 12 of the element 2 and a pair of land patterns connected to the electrodes 11, 12 are disposed on a front surface side of the substrate 20, and a wiring pattern 34 of a substrate 33 and a pair of external electrodes connected with solder 35 are disposed on a rear surface side of the substrate 20.
インターポーザー基板２０の表面側に、コンデンサ素子２の一対の端子電極１１、１２とそれぞれ接続される一対のランドパターンが配置され、インターポーザー基板２０の裏面側に、基板３３の配線パターン３４とそれぞれはんだ３５により接続される一対の外部電極が配置される。 - 特許庁 - To provide a printing method which can stably produce printed patterns good in pattern accuracy and results in method of manufacturing organic functional elements, by readily clarifying the relation between ink containing organic functional materials suitable for printing conditions and letterpress, when an organic functional element is made by letterpress method.
凸版印刷法によって有機機能性素子を形成する際に、容易に印刷条件に適した有機機能性材料を含むインキと、印刷用凸版の関係を明らかにすることにより、安定してパターン精度の良い印刷パターンを形成できるような印刷方法、ひいては有機機能性素子の製造方法を提供する。 - 特許庁 - Capacitors C4, C5, C6 and C7 provided in the first and second wave filter parts 11 and 12 are formed from strip patterns, a ground plate 70 covering each of the capacitors C4, C5, C6 and C7 through a void is provided on the circuit board, and a movable element 71 adjustable height wise is provided on that ground plate 70.
第１濾波部１１及び第２濾波部１２に備えられた容量性素子Ｃ４，Ｃ５，Ｃ６，Ｃ７をストリップパターンで形成し、回路基板上に各容量性素子Ｃ４，Ｃ５，Ｃ６，Ｃ７を空隙を介して覆うアース板７０を設け、そのアース板７０に高さ調整可能な可動片７１を設ける。 - 特許庁 - One end 14a of an antenna coil 14 fixed to the peripheral part of an insulating substrate 11 is connected to a die pad pattern 17 of an integrated circuit element 16, and the other end 14b of the antenna coil 14 is connected to capacitor patterns 18a, 18b formed in a position opposite to the die pad pattern 17 with an insulating substrate 11 interposed between them.
絶縁性基板１１の周辺部に固着されたアンテナコイル１４の一端１４ａ集積回路素子１６のダイパッドパターン１７に接続し、アンテナコイル１４の他端１４ｂに絶縁性基板１１を挟んでダイパッドパターン１７と対向する位置に形成されたコンデンサパターン１８ａ，１８ｂに接続する。 - 特許庁 - A semiconductor device 10 includes: a power source adjustment module 30 in which capacitors 32 are mounted on circuit patterns 35a and 35b of a power source adjustment substrate 31; and a semiconductor module 12 arranged below the power source adjustment module 30, in which a semiconductor element 23 is mounted on a copper pattern 24 of an insulation metal substrate 22.
半導体装置１０は、電源調整用基板３１の回路パターン３５ａ，３５ｂ上にコンデンサ３２が実装される電源調整モジュール３０と、電源調整モジュール３０の下方に配置され、絶縁金属基板２２の銅パターン２４上に半導体素子２３が実装される半導体モジュール１２とを有する。 - 特許庁 - The semiconductor memory device is provided with: a wiring pattern 6 having an impedance element 7 as well as a usual wiring pattern 4 on lines between an output section for output buffers 1, 2 and an output pad 3 for leading a signal from the output section to an external device; and transfer gates 5, 8 for selecting one of the wiring patterns.
出力バッファ１、２の出力部と、その出力部の信号を外部に導くための出力パッド３との間の線路に、通常の配線パターン４以外に、インピーダンス素子７を付した別の配線パターン６を備え、それらの配線パターンの中から一方を選択するためにトランスファゲート５、８を備える。 - 特許庁 - In setting the color element level (luminance level) of sub-pixels corresponding to the basic part of characters and patterns and that of the nearby sub-pixels, the luminance level (compensation pattern) of all these sub-pixels is set in accordance with the on/off or the irradiation light quantity level of a display device irradiation means 50.
文字および図形の基本部分に対応するサブピクセルと、その近傍のサブピクセルの色要素レベル（輝度レベル）を設定する際に、表示デバイス照射手段５０のオン／オフまたは照射光量レベルに応じて、基本部分に対応するサブピクセルおよびその近傍サブピクセルの輝度レベル（補正パターン）を設定する。 - 特許庁 - To provide a laser diode driving circuit and an optical transmitting device, which dispenses with measurement of temperature characteristics of a laser diode, enables control of an extinction ratio irrespective of aged deterioration, requires no high speed light receiving element when a data rate is large, and allows no variation of extinction ratio in continuous data patterns or same codes.
レーザダイオードの温度特性を測定する必要がなく、経年劣化があっても消光比制御が可能で、データレートが大きい場合でも高速な受光素子が不要で、データパターンや同符号が連続しても消光比を変動させないレーザダイオード駆動回路及び光送信装置を提供する。 - 特許庁 - Mutually different K pieces (K≥2) of interference patterns having the cycle Λk (k=1 to K) are superposed and formed in the core region 111 of an optical fiber 110 existing in the side of a first surface 310 when a ultraviolet laser beam makes incident from the side of second surface 320 by an optical waveguide type diffraction grating element manufacturing hologram 300.
光導波路型回折格子素子製造用ホログラム３００は、第２面３２０の側から紫外レーザ光が入射したときに第１面３１０の側にある光ファイバ１１０のコア領域１１１において互いに異なるＫ個（Ｋ≧２）の周期Λ_k（ｋ＝１〜Ｋ）の干渉パターンを重畳して形成するものである。 - 特許庁 - For example, the capacitive element portion 14 is formed to include the same circuit patterns as those of memory cells and is formed by arranging in a matrix-manner a plurality of the potential compensating cells at the same time as forming a memory region 11 in a different region (a N well region 21d) from the memory region 11 provided on a semiconductor substrate 21a.
たとえば、半導体基板２１ａ上に設けられるメモリ領域１１とは別の領域（Ｎウェル領域２１ｄ）に、メモリ領域１１の形成と同時に、メモリセルと同様の回路パターンを有する、複数の電位補償用セルをマトリクス状に配置してなる容量素子部１４を形成する。 - 特許庁 - In the pressure sensor 1 provided with a pressure detection element 4 in the middle of or on the depth side of a through hole 5 formed in a protrusion part 3, main body parts (a base part 2 and the protrusion part 3) are constituted as a molded interconnect device which is molded of ceramic in a prescribed shape and in which conductor patterns 6 are formed in its surface.
突起部３に形成された貫通孔５の途中または奥側に圧力検出素子４が設けられた圧力センサ１において、本体部（基体部２および突起部３）を、セラミックによって所定形状に成形するとともに表面に導体パターン６を形成した立体回路基板として構成した。 - 特許庁 - A pattern of an electrode of a surface emitting element which is mounted face up and a plurality of wiring patterns connected to it by wire bonding is so designed that no wire connected to a positive-pole side electrode in all surface emitting elements crosses a wire connected to a negative-pole side electrode nor mounting directions of both wires are identical.
フェースアップ実装された面発光素子の電極とワイヤボンディングで接続される複数の配線パターンを、全ての面発光素子における正極側電極に接続されるワイヤと負極側電極に接続されるワイヤとを交差させず、かつ、両ワイヤの装架方向が同一方向とならないように、パターン設計する。 - 特許庁 - In a 1st IC mounted area 60 of an element substrate 10, two pad groups 61 and 62 which are arrayed in an X direction are arranged in areas which are adjacent in a Y direction and wiring patterns 82 connected to 2nd pads 620 obliquely extend to the 2nd pads 620 through between 1st pads 610 respectively.
素子基板１０の第１のＩＣ実装領域６０には、Ｘ方向に配列された２つのパッド群６１、６２がＹ方向で隣接する領域に配置され、第２のパッド６２０に接続する配線パターン８２は各々、第１のパッド６１０の各間を通って第２のパッド６２０まで斜めに延びている。 - 特許庁 - A semiconductor wafer 200 where the electrode patterns of a plurality of semiconductor elements are formed on a surface and two insulation substrates 300 are prepared, the insulation substrate 300 is joined to both surfaces of the semiconductor wafer 200, and then the semiconductor wafer 200 and the insulation substrate 300 are cut in semiconductor element units.
複数の半導体素子の電極パターンが表面に形成された半導体ウェハ２００と、２枚の絶縁基板３００とを用意し、半導体ウェハ２００の両面に絶縁基板３００を接合し、これらを接合した後、半導体ウェハ２００と絶縁基板３００とを半導体素子単位に切断する。 - 特許庁 - The liquid arranging method is based on arranging a liquid 5 individually in two or more element parts 2 formed on a substrate by discharging a liquid 5 from two or more nozzles while scanning the nozzles and the substrate relatively, and includes the process of arranging the liquid 5 by the use of two or more arrangement patterns 100 having varied arrangement positions for the liquid 5 to be arranged in the picture element parts 2.
複数のノズルと基板とを相対的に走査させながら上記ノズルから液状体５を吐出することにより、上記基板上に設定された複数の画素部２に対して液状体５をそれぞれ配置する液状体配置方法であって、画素部２に配置される液状体５の配置位置を異ならせた複数種の配置パターン１００を用いて、液状体５を配置する工程を有するという構成を採用する。 - 特許庁 - The GPU 15 specifies a shape of a diagram being a plotting object, and selects a kind of interleave pattern adapted to the specified diagram shape, and sets so that the same pattern does not overlap in the interleave patterns even when any kind of interleave pattern is selected in the picture element areas designated by the frame buffer 18.
ＧＰＵ１５は、描画対象となる図形の形状を特定し、特定された図形の形状に適合するインターリーブパターンの種類を選定するとともに、フレームバッファ１８で指定される画素領域が、どの種類のインターリーブパターンが選定された場合であっても当該インターリーブターン内で同一のものが重複しないように設定する。 - 特許庁 - To provide a semiconductor element manufacturing method which buries an insulating film between gate patterns in place of a photo-sensitive film when implanting ions into a semiconductor substrate of lower portion of a bit line contact area, etches it to expose the bit line contact area without a residue of etching, thereby, can prevent a leakage current of a cell transistor.
ビットラインコンタクト領域下部の半導体基板にイオンを注入するときゲートパターン等の間を感光膜の代わりに絶縁膜で埋め、これを食刻して食刻残留物なくビットラインコンタクト領域を露出することにより、セルトランジスタの漏洩電流を防止することができる半導体素子の製造方法を提供する。 - 特許庁 - The image forming device reads patterns for detecting non-discharge nozzles which are formed on a prescribed medium for getting a liquid discharged by a liquid discharge head and are also arranged on the medium at regular arrangement intervals in a normal discharge condition where there is no non-discharge nozzle and undergoes omissions in a condition where there are non-discharge nozzles by an imaging element.
液体吐出ヘッドにより所定の被吐出媒体上に形成された不吐出ノズル検出用のパターンであって不吐出ノズルがない正常吐出状態では被吐出媒体上に等配置間隔で配置される一方で不吐出ノズルが存在している状態では抜けが発生するパターンを、撮像素子により読み取る。 - 特許庁 - The technology of the semiconductor element manufacturing method includes a process, especially, of burying the insulating film between gate patterns in place of the photo-sensitive film when implanting the ions into the semiconductor substrate of lower portion of the bit line contact area, etching it to expose the bit line contact area without a residue of etching, thereby, preventing the leakage current of the cell transistor.
本発明は半導体素子の製造方法に関し、特にビットラインコンタクト領域下部の半導体基板にイオンを注入するときゲートパターン等の間を感光膜の代わりに絶縁膜で埋め、これを食刻して食刻残留物なくビットラインコンタクト領域を露出することにより、セルトランジスタの漏洩電流を防止することができる技術である。 - 特許庁 - A cylindrical heating element 1J includes: a cylindrical body 11j; metallic patterns 12j1 to 12j3 which are provided on at least one of an outer peripheral surface and an inner peripheral surface of the cylindrical body, and can be energized to generate heat; and a resistance pattern for temperature detection, which is provided on at least one of the outer peripheral surface and the inner peripheral surface of the cylindrical body.
筒状体１１ｊと、筒状体の外周面及び内周面のうち少なくとも一方に設けられた通電発熱可能の金属パターン１２ｊ１〜１２ｊ３と、筒状体の外周面及び内周面のうち少なくとも一方に設けられた温度検出用抵抗パターンとを含む筒状発熱体１Ｊ。 - 特許庁 - To provide a metal wiring forming method for a semiconductor element in which a fine metal pattern is prevented from being formed by forming a spacer film on a side wall of a photoresist pattern, and bringing spacers into contact with each other by narrowing the interval between photoresist patterns at a breaking part of metal wiring while forming a fine metal pattern using the spacers as etching masks.
フォトレジストパターンの側壁にスペーサ膜を形成し、スペーサをエッチングマスクとして用いて微細金属パターンを形成すると同時に、金属配線の断線部分は前記フォトレジストパターン間の間隔を狭めて前記スペーサが接し合うようにし、微細金属パターンが形成されることを防止する半導体素子の金属配線方法の提供。 - 特許庁 - A head base 2 with a heating element 9 and a printed wiring- board 3 are fixed on a substrate 1, and connectors 4, 4 are disposed on both ends of the printed wiring-board 3 respectively in its long side direction, and connector connecting terminals 8a connecting electrically common electrode connecting patterns 7 formed along the sides in the short side direction with the connectors 4 is disposed on the outermost sides.
支持板１上に発熱体９を設けたヘッド基板２とプリント配線板３とを固定し、プリント配線板３の長手方向の両端部にコネクタ４、４をそれぞれ配置し、その短手方向の辺に沿って形成した共通電極接続パターン７とコネクタ４とを電気的に接続するコネクタ接続端子８ａを最も外側に配置する。 - 特許庁 - In the pressure sensor 1 having a pressure detection element 4 mounted in such a way as to block one end of a through hole 5 formed in a protrusion part 3, main body parts (a base part 2 and the protrusion part 3) are constituted as a molded interconnect device which is formed in a prescribed shape by ceramic injection molding and in which conductor patterns 6 are formed in its surface.
突起部３に形成された貫通孔５の一端を塞ぐように取り付けられた圧力検出素子４を有する圧力センサ１において、本体部（基体部２および突起部３）を、所定形状にセラミック射出成形するとともにその表面に導体パターン６を形成した立体回路部品として構成した。 - 特許庁 - The method has an advantageous effect capable of selectively forming conductor films only on the resin patterns obtained by exposing and developing the photosensitive resin composition by incorporating the catalyst element having the metal precipitation catalyst activity in electroless metal plating treatment into the photosensitive resin composition.
本発明の方法によると、本発明は、感光性樹脂組成物中に、無電解金属めっき処理における金属析出触媒活性を有する触媒元素を、触媒前駆体として含有させることにより、該感光性樹脂組成物を露光、現像して得られる樹脂パターン上だけに導体被膜を選択的に形成できるという有利な効果を有する。 - 特許庁 - The mounting pad is a mounting pad 18 arranged on a substrate, wherein element strips are mounted via a conductive adhesive material, having a printed layer formed through a printing step in at least one of conductive patterns composing the mounting pad 18 and forming irregularities on the top surface of the printed layer.
上記課題を解決するための搭載パッドは、基板に配設されて、導電性接着剤を介して素子片が実装される搭載パッド１８であって、当該搭載パッド１８を構成する導電性パターンの中の少なくとも１つに印刷工程を経て形成される印刷層を備え、前記印刷層の表面に凹凸を形成したことを特徴とする。 - 特許庁 - Thereafter, a thin film resistance element where the heat sink 2 for heat dissipation is formed just under a resistance film 6 is attained by forming a pattern of insulation film 5 on the flat surface of the heat sink 2 and insulation layer 4, forming a pattern of resistance film 6 from above the insulation film 5 and then connecting the end faces of both patterns respectively on the electrodes 3.
しかる後、ヒートシンク部２と絶縁体層４の平坦な上面に絶縁膜５をパターン形成し、この絶縁膜５の上から抵抗膜６をパターン形成してその両端部をそれぞれ電極部３上に接続することにより、抵抗膜６の真下に放熱用のヒートシンク部２が存在する薄膜抵抗素子を得る。 - 特許庁 - In the optical phase correcting element constituted by holding a liquid crystal layer between a 1st base and a 2nd base which have transparent electrodes inside and are transparent, at least one transparent electrode is constituted in multi-layered electrode structure having different aberration correction patterns laminated and arranged, and a plurality of kinds of aberrations are corrected individually or.
内側に透明電極を有する透明性の第１の基台と第２の基台とで液晶層を挟持してなる光学位相補正素子において、少なくとも一方の透明電極が、異なる収差補正パターンが積層配置された多層電極構造により構成され、複数種の収差補正を、個別に、または同時に補正することが出来るようにとした。 - 特許庁 - In the light-emitting device 1 wherein the light-emitting element 6 and a lighting control circuit 7 are arranged on a metal base FPC 5 formed by making a flexible printed (FPC) board 8 formed by integrating copper foil patterns 9 (conductors) with a film integrated with a flexible metal base 12, an end of the metal base FPC 5 is formed as a thick-walled terminal.
銅箔パターン９（導電体）をフィルムに一体化して形成したフレキシブルプリント（ＦＰＣ）基板８を可撓性を有する金属製ベース１２に更に一体化することによって形成したメタルベースＦＰＣ５に発光素子６と点灯制御回路７を設けた照明装置１であって、メタルベースＦＰＣ５の端部を厚肉状の端子部として形成した。 - 特許庁 - The element 2 is constituted by sequentially layering a ground electrode green sheet 12 on the surface of which the ground electrode 4 is formed, a plurality of dielectric green sheets 11 on the surfaces of which capacitor electrodes 10a, 10b are formed, a plurality of magnetic substance green sheets 9 on the surfaces of which conductor patterns 8 are formed and an insulated green sheet 13 on the surface of which nothing is formed.
素子２は、グランド電極４が表面に形成されたグランド電極グリーンシート１２と、コンデンサ電極１０ａ，１０ｂが表面に形成された複数の誘電体グリーンシート１１と、導体パターン８が表面に形成された複数の磁性体グリーンシート９と、表面に何も形成されていない絶縁グリーンシート１３とが順に積層されて構成されている。 - 特許庁 - To provide a manufacturing method of a nanoimprint mold, a manufacturing method of an optical element, and a forming method of a resist pattern capable of forming a resist pattern in which circular patterns of about 200 nm are regularly arranged with a practical productivity by using a variable shaped beam electron beam writer and forming a uneven nano-structure from the resist pattern.
本発明は、可変成型ビーム方式の電子線描画装置を用いて、実用的な生産性で、２００ｎｍ前後の円形パターンが規則的に配列したレジストパターンを形成し、前記レジストパターンからナノ凹凸構造体を形成することができるナノインプリントモールドの製造方法、光学素子の製造方法、およびレジストパターンの形成方法を提供することを目的とするものである。 - 特許庁 - A transparent electrode element 1 includes a base material 11, a transparent conductive film 13 provided on the base material 11, an electrode region 15 constituted by using the transparent conductive film 13, and an insulation region 17 that is a region adjacent to the electrode region 15, in which groove patterns 17a extended in random directions divide the transparent conductive film 13 into independent island shapes.
基材１１と、基材１１上に設けられた透明導電膜１３と、透明導電膜１３を用いて構成された電極領域１５と、電極領域１５に隣接した領域であってランダムな方向に延設された溝パターン１７ａによって透明導電膜１３が独立した島状に分割されている絶縁領域１７とを有する透明電極素子１である。 - 特許庁 - The system has a first process step of selectively exposing the adhesive layers changed in adhesive strength by photoirradiation, a second process step of bringing the selectively exposed adhesive layers into contact with a thin-film element array existing on a first substrate, and a third process step of selectively transferring portions of the thin-film elements from the first substrate to the selectively exposed adhesive layers according to exposure patterns.
光照射により接着力が変化する接着層を選択的に露光する第１の工程と、前記選択露光した接着層を第１の基体上にある薄膜素子アレイに接触させる第２の工程と、前記薄膜素子の一部を前記第１の基体から前記選択露光した接着層上に露光パターンに応じて選択的に移す第３の工程を有している。 - 特許庁 - The semiconductor device 1a includes a support substrate 10, a plurality of wiring lines 12 disposed selectively on the principal surface of the support substrate 10, semiconductor elements 20a and 20b mounted on the support substrate 10, a semiconductor element 21 which controls at least one of those semiconductor elements 20a and 20b, and a wiring support base 30 where a plurality of conductive patterns 40 are selectively disposed.
半導体装置１ａは、支持基板１０と、支持基板１０の主面に選択的に配置された複数の配線１２と、支持基板１０上に搭載された半導体素子２０ａ，２０ｂと、これらの半導体素子２０ａ，２０ｂの少なくとも一つを制御する半導体素子２１と、複数の導電性パターン４０を選択的に配置した配線支持基材３０と、を有している。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
