「external cache」を含む例文一覧(137)
1 2 3 次へ＞- The third-level cache is external.
この三次キャッシュは外付けである。 - コンピューター用語辞典 - EXTERNAL STATUS CACHE FOR COMPUTER PROCESSOR
コンピュータプロセッサ用の外部状態キャッシュ - 特許庁 - EXTERNAL CACHE CONTROL SYSTEM AND ITS CONTROL METHOD
外部キャッシュコントロールシステム及びそのコントロール方法 - 特許庁 - CACHE MEMORY PROGRAM RESIDENT IN EXTERNAL RECORDING MEDIUM
外部記録媒体に常駐されたキャッシュメモリプログラム - 特許庁 - CACHE MEMORY CONTROL METHOD FOR EXTERNAL STORAGE DEVICE CONTROLLER
外部記憶装置コントローラのキャッシュメモリ制御方法 - 特許庁 - An L1 cache 18 receives an instruction from an external memory.
Ｌ１キャッシュ１８は外部メモリから命令を受け取る。 - 特許庁 - An external cache 1 monitors the state of a host bus 100.
外部キャッシュ１は、ホストバス１００の状態を監視する。 - 特許庁 - To provide an improved external RAID-enabling cache.
改良された外部ＲＡＩＤ対応キャッシュを提供する。 - 特許庁 - INFORMATION PROCESSOR, MICROPROCESSOR AND CONTROL METHOD OF EXTERNAL CACHE MEMORY
情報処理装置、マイクロプロセッサ及び外部キャッシュメモリの制御方法 - 特許庁 - The second external storage serves as a secondary cache for the first external storage.
第２外部記憶装置は前記第１外部記憶装置に対する二次キャッシュとして機能する。 - 特許庁 - A cache memory 24 has cache areas allocated to respective communication ports 41 of external storage subsystems 40.
外部ストレージサブシステム４０の通信ポート４１毎に割当てられた各キャッシュ領域を持つキャッシュメモリ２４がある。 - 特許庁 - To improve use efficiency of a cache memory and latency of access to an external memory.
キャッシュメモリの利用効率及び外部メモリへのアクセスレイテンシを改善する。 - 特許庁 - A processor (11) can write its status in an external status cache (15).
プロセッサ(11)は、その状態を外部状態キャッシュ(15)に書き込むことができる。 - 特許庁 - To provide a cache server and a distributed cache server system capable of reducing a cache data amount held by each cache server and reducing the traffic of an external network.
各キャッシュサーバが保持するキャッシュデータの量を減少させることができ、外部ネットワークのトラフィックを軽減することが可能なキャッシュサーバ及び分散キャッシュサーバシステムを提供することを目的とする。 - 特許庁 - An image processing apparatus 10 is connected to an external memory 30 and a cache memory 20.
画像処理装置１０は、外部メモリ３０及びキャッシュメモリ２０に接続される。 - 特許庁 - Furthermore, the number of times of data transfer between the external storages and the cache device can be reduced also.
さらに，外部記憶装置とキャッシュ装置間でのデータの転送回数も低減できる。 - 特許庁 - To protect important cache data from access from a malicious external module.
悪意のある外部モジュールからのアクセスから重要なキャッシュデータを保護できるようにする。 - 特許庁 - The first cache control means stores write data to be written onto the first external storage in a cache area in the volatile memory.
第１キャッシュ制御手段は前記第１外部記憶装置に書き込むべきライトデータを前記揮発性メモリ内のキャッシュ領域に格納する。 - 特許庁 - Data except the picture data is transferred between the CPU 10 and an external memory 14 through a secondary cache memory 13 and a data cache memory 12.
画像データ以外のデータは、２次キャッシュメモリ１３およびデータキャッシュメモリ１２を介して、ＣＰＵ１０と外部メモリ１４との間で転送される。 - 特許庁 - To provide an external cache control system capable of performing high speed and efficient data processing.
高速かつ効率的なデータ処理を行うことが可能な外部キャッシュコントロールシステムの提供。 - 特許庁 - The cache system determines that an object, such as an image file, is missing from the cache memory, locates sufficient components from the cache memory and/or external storage, and constructs the object from the located components.
キャッシュシステムは、イメージファイル等のオブジェクトがキャッシュメモリから欠落していると判断し、キャッシュメモリおよび／または外部メモリから十分なコンポーネントを見つけ出し、見つけ出したコンポーネントからオブジェクトを構築する。 - 特許庁 - When the hit ratio is lower than the prescribed value, the external cache controller 4 executes the block read instruction to ASIC 12 without waiting for the determination of a cache hit or a miss.
ヒット率が所定値より低い場合、外部キャッシュコントローラ４はキャッシュヒット及びミスヒット判定を待たず、ＡＳＩＣ１２へブロックリード命令を発行する。 - 特許庁 - Also, when a power source abnormality signal is input, all data in the cache are rewritten in the external memory.
また、電源異常信号が入力されると、キャッシュ中の全てのデータを外部メモリに書き戻す。 - 特許庁 - The instruction processing circuit 30 outputs a fill request to an external memory 50 according to the cache error information, and an external memory 50 outputs fill data.
命令処理回路３０は、キャッシュミス情報により、外部メモリ５０にフィル要求を出力し、外部メモリ５０は、フィルデータを出力する。 - 特許庁 - Thereafter, the cache data are updated on the basis of the acquired update data, the update flag associated with the cache data is turned off, and the updated cache data are transmitted to an external device of a transmission request source.
その後、取得した更新データに基づいてキャッシュデータの更新を行って当該キャッシュデータに関連づけられた更新フラグをオフにし、更新したキャッシュデータを送信要求元の外部装置へ送信する。 - 特許庁 - To guarantee consistency between the data of a cache memory and the data of an external memory when load/store instructions to a no-write allocation area compete with each other in a non-blocking cache.
ノンブロッキング・キャッシュでノーライト・アロケイト・エリアに対するロード／ストア命令が競合した場合に、キャッシュメモリのデータと外部メモリのデータとの整合性（consistency）を保証できるようにする。 - 特許庁 - Thus, data exchanges with the external equipment are performed in appropriate timing regardless of the difference in access time at a cache hit or a cache mishit.
この結果、キャッシュヒット時およびキャッシュミスヒット時におけるアクセスタイムの差に関わらず、適切なタイミングにおいて外部との間でデータ授受を実行することができる。 - 特許庁 - The money processing system includes, a cache register 10, an external device 30 which is communicatingly connected to the cache register 10, and a coin changer 20 to give changes.
金銭処理システムは、キャッシュレジスター１０と、キャッシュレジスター１０に通信接続された外部装置３０と、釣銭の出金を行う釣銭機２０とを備えている。 - 特許庁 - When no instruction to be fetched is stored in the cache memory, the cache memory decides whether or not the instruction should be fetched from an external memory according to the control signal.
フェッチされるべき命令がキャッシュメモリに記憶されていないとき、制御信号に従って、キャッシュメモリは、命令が外部メモリからフェッチされるべきかを決定する。 - 特許庁 - When the hit ratio of the external cache memory 9 is higher than the prescribed value, an external cache memory controller 4 holds a block read instruction from CPU 1 to ASIC 12 temporarily during determination of a cache hit or a miss, and a main memory controller 16 authorizes direct memory access from a coprocessor to main memory 17.
外部キャッシュメモリ９のヒット率が所定値より高い場合、外部キャッシュコントローラ４はキャッシュヒット及びミスヒット判定までの間ＣＰＵ１からＡＳＩＣ１２へのブロックリード命令を一時保留し、メインメモリコントローラ１６はコプロセッサ１９からメインメモリ１７へのダイレクト・メモリ・アクセスを許可する。 - 特許庁 - When the data expected to be read subsequently is stored in the cache, it is stored in a look-ahead cache part 20; when it is not stored in the cache, it is read from an external memory and stored in the look-ahead cache part 20.
そして、引き続いて読み出されると予想されるデータがキャッシュに記憶されている場合、そのデータを先読みキャッシュ部２０に記憶し、引き続いて読み出されると予想されるデータがキャッシュに記憶されていない場合、そのデータを外部メモリから読み出し、先読みキャッシュ部２０に記憶する。 - 特許庁 - The streaming data cache is coupled to a memory controller and receives data only from the external source of information.
ストリーミングデータキャッシュ３０はメモリ制御装置に結合され、情報外部ソースからのみのデータを受信する。 - 特許庁 - The external device 30 is configured to receive money information signals sent from the cache register 10.
外部装置３０は、キャッシュレジスター１０から送信される金銭情報の信号を受け取るようになっている。 - 特許庁 - To suppress deterioration of data transfer efficiency between a cache memory and an external memory storing audio data of multi-channels processed by an arithmetic unit when a cache memory system is arranged between the external memory and the arithmetic unit.
演算装置よって処理されるマルチチャネルのオーディオデータが格納されている外部メモリと演算装置との間にキャッシュメモリシステムを配置する場合、キャッシュメモリと外部メモリとの間のデータ転送効率の悪化を抑制する。 - 特許庁 - The second storage selects to execute a process to an external device by the cache control parts or to connect with the first storage device through the protocol conversion parts without executing the process to the external device by the cache control parts.
第二のストレージは、キャッシュ制御部で外部デバイスに対する処理を実行するか、キャッシュ制御部で外部デバイスに対する処理を実行することなくプロトコル変換部を介して第一のストレージ装置と接続するかを選択する。 - 特許庁 - To solve the problem that since it is impossible to use a write-back type cache for an external memory which has been backed up by a battery, it is difficult to achieve a high speed operation even by using the cache.
電池でバックアップされた外部メモリにはライトバック型のキャッシュを使用することができないため、キャッシュを用いても高速化することが困難であったという課題を解決する。 - 特許庁 - This system LSI is constituted of a processor group having data cache inside the system LSI and a high-capacity external shared memory as hard configurations.
ハード構成として、システムＬＳＩ内部のデータキャッシュを持つプロセッサ群と、大容量の外部共有メモリとからなる。 - 特許庁 - This system LSI is constituted of a processor group having a data cache inside the system LSI and a high-capacity external shared memory as hard configuration.
ハード構成として、システムＬＳＩ内部のデータキャッシュを持つプロセッサ群と、大容量の外部共有メモリとからなる。 - 特許庁 - An SRAM 103 having the same capacity as a unit sector of the external memory section 104 is arranged in a secondary cache of a CPU 101.
ＣＰＵ１０１の２次キャッシュに外部記憶部１０４の単位セクタと同じ容量をもつＳＲＡＭ１０３を配す。 - 特許庁 - Furthermore, the use of the external SSD array as the WB cache memory eliminates the need for mirroring the DAS controller.
さらに、ＷＢキャッシュ・メモリとして外部ＳＳＤアレイを使用することにより、ＤＡＳコントローラをミラーリングする必要がなくなる。 - 特許庁 - A counter is incremented each time data are written in a cache, and when the count value of the counter is equal to or more than a preliminarily specified value, cache data for one line are rewritten in an external memory, and the counter is decremented.
キャッシュにデータが書き込まれる度にカウンタをインクリメントし、このカウンタのカウント値が予め規定された値以上になると、１行分のキャッシュデータを外部メモリに書き戻し、カウンタをデクリメントする。 - 特許庁 - The circuit 25 generates data input output control signals STRB that are commonly used with an external circuit with a prescribed different timing in accordance with a cache hit and a cache mishit.
制御回路２５は、キャッシュヒット時およびキャッシュミスヒット時のそれぞれに応じて、所定の異なるタイミングにおいて、外部回路とも共有されるデータ入出力制御信号ＳＴＲＢを生成する。 - 特許庁 - The kind, number, and input sequence of the input TS packets are recorded to the memory 105 for external stream cache for each PID value.
入力したTSパケットの種類、個数、及び入力順序を、各々のPIDの値毎に、外部ストリームキャッシュ用メモリ１０５に記録する。 - 特許庁 - When and which TS packets among all TS packets should be stored to a memory 105 for external stream cache are determined on the basis of the input information.
入力した情報に基づき、TSパケットのうち、何時、どのTSパケットを外部ストリームキャッシュ用メモリ１０５に保存するか決定する。 - 特許庁 - If the update flag is on, on the other hand, the cache data after the lapse of the update period are transmitted to the external device of the transmission request source.
一方、更新フラグがオンである場合、更新期間が経過したキャッシュデータを送信要求元の外部装置へ送信する。 - 特許庁 - The first storage device holds cache resident information in the second storage device that is the external storage device in a shared memory.
第１ストレージ装置は、外部ストレージ装置である第２ストレージ装置におけるキャッシュ常駐化情報を共有メモリに保持しておく。 - 特許庁 - To provide an external storage subsystem which can realize a cache function sufficient in resistance to fault and high in reliability.
障害に対する耐性が良好で、信頼性の高いキャッシュ機能を実現することが可能な外部記憶サブシステムを提供する。 - 特許庁 - To provide a structure for efficiently executing an interface with external equipment for a cache DRAM which incorporates a memory controller function.
メモリコントローラ機能を内蔵したキャッシュＤＲＡＭにおいて、外部とのインターフェイスを効率的に実行することが可能な構成を提供する。 - 特許庁 - A specific address area of a cache address area is set in a non-cache area setting register (4) with an area setting valid bit to a cache memory (8), when the specific address area is accessed by a CPU core (1) and when a corresponding area is set in the non-cache area by the area setting valid bit, an external memory is accessed.
キャッシュメモリ（８）に対し、キャッシュアドレス領域の特定のアドレス領域を非キャッシュ領域設定レジスタ（４）に領域設定有効ビットともに設定し、この特定アドレス領域がＣＰＵコア（１）によりアクセスされたとき、対応の領域が非キャッシュ領域に領域設定有効ビットにより設定されているときには、外部のメモリに対しアクセスする。 - 特許庁 - In response to a file access request form a user, a file cache means 110 refers to a cache managing table 111 and when a desired file is cached, the file is read out of a cache 113 and provided to the user but when the desired file is not cached, the file is read out of an external storage part 106 and provided to the user.
ユーザからのファイルアクセス要求に応じて、ファイルキャッシュ手段１１０が、キャッシュ管理テーブル１１１を参照の上、所望ファイルがキャッシュされている場合はキャッシュ１１３から、キャッシュされていない場合は外部記憶装置１０６から、それぞれ読み出してユーザに提供する。 - 特許庁
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
