「external cache」を含む例文一覧(137)
＜前へ 1 2 3- A retrieval part 56 retrieves a plurality of texel values corresponding to the plurality of generated texel coordinate values respectively, from a texture cache 50 or from an external texture buffer or the like through a memory interface.
検索部５６は、生成された複数のテクセル座標値にそれぞれ対応する複数のテクセル値を、テクスチャキャッシュ５０から、またはメモリインターフェイスを介して外部のテクスチャバッファなどから検索する。 - 特許庁 - To provide an image processing apparatus capable of improving the drawing speed by averting the caching of texture data from an external memory to a cache memory which can interrupt the high-speed operation of texture mapping.
テクスチャ・マッピングの高速化の妨げになる外部メモリからキャッシュメモリへのテクスチャデータのキャッシングを避け、描画速度の向上を図ることができるようにした画像処理装置を提供する。 - 特許庁 - A removable disk RD is attachably and detachably connected to a computer PC which can be selectively operated in a first operation mode in which data temporarily stored in a cache memory 91 are transferred to an external storage area and a second operation mode in which data are transferred to the storage area without being temporarily stored in the cache memory 91.
リムーバブルディスクＲＤは、キャッシュメモリ９１に一時的に保持させたデータを外部の記憶領域に転送する第１動作モード又はキャッシュメモリ９１で一時的にデータを保持せずにデータを前記記憶領域に転送する第２動作モードで選択的に動作可能なコンピュータＰＣに着脱可能に接続される。 - 特許庁 - This PU 11 carries a MMU 20 provided with an area decoder 21 allowing access of a built-in memory 1 based on address data showing the built-in memory 1 and a cache control function 22 allowing the built-in memory 1 to access as a cache memory based on address data of an external memory 2.
内蔵メモリ１を、内蔵メモリ１を示すアドレスデータに基づきアクセスすることを可能とする領域デコーダ２１と、内蔵メモリ１を、外部メモリ２のアドレスデータに基づきキャッシュメモリとしてアクセスすることを可能とするキャッシュ制御機能２２とを備えたＭＭＵ２０を搭載したＰＵ１１を提供する。 - 特許庁 - The interface circuit has a coherent symmetrical type interface capable of interconnecting the multiprocessor with one or more external devices and maintaining coherency of cache between one or more memories of the multiprocessor and one or more memories of one or more external devices.
このインターフェース回路は、マルチプロセッサと１つ以上の外部デバイスとを相互接続することができ、かつ、マルチプロセッサの１つ以上のメモリと、1つ以上の外部デバイスの1つ以上のメモリと、の間のキャッシュのコヒーレンシーを維持することができる、コヒーレントな対称型インターフェースを有する。 - 特許庁 - To output an image properly reflecting the intention of a user, even when executing a process of externally outputting the image for example as cache data acquired from an external device, such as, imaging device.
撮像装置などの外部装置から取得した例えばキャッシュデータとしての画像を外部へ出力する処理を行う場合でも、ユーザの意図を適切に反映した画像を出力することができるようにする。 - 特許庁 - The LSU 4 has a DCACHE temporarily storing read/write data for an external memory, a SPRAM 42 used for special uses other than a cache and an address generator generating a virtual address for accessing the DCACHE and the SPRAM 42.
ＬＳＵは、外部メモリに対する読み出し／書き込みデータを一時的に格納するDCACHEと、キャッシュ以外の特殊な用途に使用されるSPRAMと、DCACHEやSPRAMをアクセスするための仮想アドレスを生成するアドレス生成器とを有する。 - 特許庁 - This page printer controller 10 is equipped with an instruction process, a printer video processor equipped with a video port, cache memories for data and for instruction, a memory controller for connecting mutually the printer video processor to an external memory and the cache memories for data and for instruction, and an input/output controller for connecting mutually the page printer controller to an input/output port.
ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁 - A page printer controller (10) is provided with an instruction process, a printer video processor equipped with a video port, cache memories for data and for instruction, a memory controller for interconnecting the printer video processor with an external memory and the cache memories for data and for instruction, and an input/output controller for interconnecting the page printer controller with an input/output port.
ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁 - A page printer controller 10 comprises a command processor, a printer video processor having a video port, a cache memory for data and commands, a memory controller for interchangeably connecting the printer video processor to an external memory and the cache memory for data and commands and an input/output controller for interchangeably connecting the page printer controller 10 to the input/output controller.
ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁 - This device is provided with a data determination means 310 for determining an attribute of data required from a mobile terminal, a cache memory 340 for storing temporarily the data provided to the mobile terminal, and data request processing means 320, 330 for acquiring the necessary data from the cache memory or an external server in accordance with a determination result in the data determination means.
本装置は、移動端末から要求されたデータの属性を判別するデータ判別手段３１０と、移動端末に提供したデータを一時記憶するキャッシュメモリ３４０と、データ判別手段の判別結果に応じて、前記キャッシュメモリ又は外部サーバから、必要なデータを取得するデータ要求処理手段３２０，３３０とを備える。 - 特許庁 - A page printer controller (10) is provided with an instruction processor, a printer video processor equipped with an instruction process and a video port, a cache memory for data and instruction, a memory controller for interconnecting the printer video processor which an external memory and the cache memory for data and instruction, and an input/output controller for interconnecting the page printer controller with an input/output port.
ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁 - The LSU 4 has a DCACHE 41 temporarily storing read/write data for an external memory, a SPRAM 42 used for special uses other than a cache and an address generator 43 generating a virtual address for accessing the DCACHE and the SPRAM.
ＬＳＵ４は、外部メモリに対する読み出し／書き込みデータを一時的に格納するDCACHE４１と、キャッシュ以外の特殊な用途に使用されるSPRAM４２と、DCACHEやSPRAMをアクセスするための仮想アドレスを生成するアドレス生成器４３とを有する。 - 特許庁 - The DAS system executes a RAID technology in which an external SSD array of a DAS controller in the DAS system is used by the DAS controller as a WB cache memory for performing a WB caching operation.
ＤＡＳシステムのＤＡＳコントローラの外部のＳＳＤのアレイが、ＷＢキャッシング動作を実行するためのＷＢキャッシュ・メモリとしてＤＡＳコントローラによって使用される、ＲＡＩＤテクノロジを実施するＤＡＳシステムを提供する。 - 特許庁 - The medium storage device (1) receives continuity information on write data from the external device (2) and the amount of data transfer per command to recognize that the write data continue and changes the number of segments of the cache memory (18) in accordance with the amount of data transfer.
媒体記憶装置（１）が、外部デバイス（２）からライトデータの連続性情報と１コマンド当たりのデータ転送量を受け、ライトデータが連続することを認識して、データ転送量に合わせて、キャッシュメモリ（１８）のセグメント数を変更する。 - 特許庁 - When image/ sound data are inputted from the external to the memory interface 103, tag data indicating the image/sound data are stored in a prescribed area of the data cache memory 105 and the proces-sor operation part 100 refers to the tag data and executes processing corresponding to the attribute of the tag data.
メモリインタフェースに外部から映像・音声データが入力されると、データキャッシュメモリの所定のエリアに映像・音声データであることを示すタグデータが記憶され、プロセッサ演算部はそのタグデータを参照し、その属性に応じた処理を行う。 - 特許庁 - The battery-driven information processing device such as a notebook PC, when executing data processing, executes data file writing and reading by using not a local storage part such as a hard disk in the device itself but an external network cache connected to a network.
ノートＰＣ等の電池駆動型の情報処理装置において、データ処理を実行する際、自デバイスのハードディスク等のローカル記憶部ではなく、ネットワーク接続した外部のネットワークキャッシュを利用して、データファイルの書き込み、読み取りを実行する構成とした。 - 特許庁 - If a mishit occurs in the instruction cache 3, a pre-fetch buffer 2 reads from an external memory 1 and stores instruction data corresponding to an address requested from the CPU core 6, as well as outputs to the CPU core 6 the instruction corresponding to the requested address.
プリフェッチバッファ２は命令キャッシュ３でミスヒットした場合にＣＰＵコア６からの要求アドレスに対応する命令データを外部メモリ１から読み出して格納すると共に要求アドレスに対応した命令をＣＰＵコア６へ出力する。 - 特許庁 - An external information acquiring means acquires user's schedule information or the like from a schedule management system 8 or a personnel database 9, and a cache management section 13 specifies a user who can use a printer 6 based on the schedule information or the like.
外部情報取得手段が、スケジュール管理システム８や人員ＤＢ９から、利用者のスケジュール情報等を取得し、このスケジュール情報等に基づいて、キャッシュ管理部１３がプリンタ６を利用する可能性のある利用者を特定する。 - 特許庁 - In such a money processing system, the coin changer 20 receives money information signals sent from the cache register 10 to the external device 30 at midpoint, and gives change based on the money information signals.
このような金銭処理システムにおいては、キャッシュレジスター１０から外部装置３０に送られる金銭情報の信号を途中部分で受け取り、この金銭情報の信号に基づいて釣銭機２０は釣銭の出金を行うようになっている。 - 特許庁 - A RAM controller 5 allows an instruction RAM 2 to pre-fetch an instruction from an external instruction ROM in the unit of banks so that the instruction RAM 2 acts like a cache memory for the external instruction ROM as its control and also allows a CPU 3 and a hardware section 1 to share parts of banks of the instruction RAM 2 in time division as its control.
ＲＡＭコントローラ５が、外部インストラクションＲＯＭからインストラクションＲＡＭ２にインストラクションをバンク単位でプリフェッチさせてインストラクションＲＡＭ２を外部インストラクションＲＯＭのキャッシュメモリとして動作させる制御を行い、且つ、インストラクションＲＡＭ２の１部バンクをＣＰＵ３およびハードウェア部１に時分割共有させる制御を行う。 - 特許庁 - The graphics processor includes: a step for processing data in a current span; a step for storing data corresponding to an address of starting data of the next span in the cache memory by prefetching them from the external memory device based on information related to the data in processing.
また、グラフィックス処理装置は、現在スパンのデータを処理する段階と処理中のデータに連関する情報に基づいて次のスパンの開始データのアドレスに相応するデータを外部メモリ装置からプリフェッチしてキャッシュメモリに貯蔵する段階とを備える。 - 特許庁 - The data management device is characterized by that it is provided with a plurality of processors carrying out a writing process and reading process of data in response to a request from the outside, one or more external storages storing data, and at least a shared cache device shared by the plurality of processors to temporarily store data to be read or written in regard to the external storages.
外部からの要求に応じて，データの書き込み処理および読み出し処理を行う複数のプロセッサと；データが格納される１または２以上の外部記憶装置と；複数のプロセッサによって共有され，少なくとも外部記憶装置に読み書きされるデータを一時記憶する共有キャッシュ装置と；を備えることを特徴とする，データ管理装置が提供される。 - 特許庁 - To provide a video processor and a video processing method for reproducing content whose scenario branching corresponding to external information takes place without causing any standby time while preventing the cost of a cache, and to provide an information recording medium for storing a program for making a computer execute the video processing method.
外部情報に応じたシナリオ分岐を行うコンテンツの再生において、キャッシュのコストを抑えつつ、待ち時間なく分岐を行う映像処理装置、映像処理方法、及び、その映像処理方法をコンピュータに実行させるためのプログラム格納した情報記録媒体を提供すること。 - 特許庁 - Consequently, the method can decrease the number of accessing to the external memory by receiving the data from the cache memory, which are the frequently executed function and the frequently used data when the application program is objectively executed at the predetermined time at a step 106.
したがって、アプリケーションプログラムが目的とする本来の処理の実行時には（ステップ１０６）、実行頻度の高い関数及び使用頻度の高いデータについては、外部メモリからではなく、キャッシュメモリから供給を受けることができ、外部メモリへのアクセス回数を低減することができる。 - 特許庁 - When writing the data stored in an external hard disk device 50 into a recording medium 32, a picture for prohibiting to power-off the on-vehicle hard disk device 30 is displayed on a display device 22, and the data inputted by a bus switch 38 is stored in the write cache memory 34.
外付けハードディスク装置５０に記憶されているデータを記録媒体３２へ書き込む際に、表示装置２２に、車載用ハードディスク装置３０の電源のオフを不許可にする表示を行い、バス切替器３８により入力されたデータがライトキャッシュメモリ３４に格納されるようにする。 - 特許庁 - This cache memory system in which a main CPU is connected with a main memory constituted of an ROM and an RAM through an external bus is constituted of 4-way set associative caches where each Way has Tag 45, Valid bit 46, Dirty bit 47, and data block 48.
メインＣＰＵと、ＲＯＭとＲＡＭからなる主記憶装置とが外部バスを通じて相互に接続されているキャッシュメモリシステムであって、４−ｗａｙセットアソシエイティブキャッシュからなり、各ＷａｙはＴａｇ４５、Ｖａｌｉｄビット４６、Ｄｉｒｔｙビット４７、データブロック４８を持つ。 - 特許庁 - To provide an information processor which speeds up data transfer between a cache memory and an external memory by using DMA transfer and transferring a task and data independently of the processing of a CPU or a DSP and on which a real time OS being applicable to a real time system where absolute time constraint is sever is mounted.
ＤＭＡ転送を用いて、ＣＰＵ又はＤＳＰの処理と独立してタスク及びデータの転送を行うことにより、キャッシュメモリ１０５と外部メモリ１０６間のデータ転送を高速化し、絶対的時間の制約が厳しいリアルタイムシステムに適用可能なリアルタイムＯＳを搭載した情報処理装置を提供する。 - 特許庁 - The single-chip microcomputer includes; a first bus having a CPU and a cache memory connected therewith; a second bus having a DMAC and an external bus interface circuit connected therewith; and a first control circuit which is connected to the first and the second busses and includes an address transfer circuit for selectively transferring an address signal on the first bus to the second bus.
ＣＰＵとキャッシュメモリとが接続される第１バスと、ＤＭＡＣと外部バスインターフェイス回路とが接続される第２バスと、上記第１と第２バス接続され、上記第１バス上のアドレス信号を選択的に上記第２バスへ転送するアドレス転送回路を含む第１制御回路とを備える。 - 特許庁 - The cache and blocking proxy server 126 can be connected to the gateway 124, or it can be connected directly on parallel to the internal network 107 and an external data transmission network 106.
又、キャッシュ及びフィルタリング・エンジンと同様のコンテンツ・ブロッキング・ポリシーを実行するために、或はキャッシュ及びエンジン・コンテンツを検索することで索引データベースを構築するために、或は検索エンジンがそれ自身の索引付けデータベースを構築するときにキャッシュ及びフィルタリング・エンジンを通過するために検索エンジンを修正する。 - 特許庁 - The method for processing the computer graphics data to reduce the external memory access time in the perfragment unit includes a step for executing a depth test with respect to a present fragment of the computer graphics data using the perfragment unit, and a step for pre-fetching a color value of the present fragment from the external memory unit to a cache memory while the depth test of the present fragment is executed.
パーフラグメントユニット（ＰｅｒＦｒａｇｍｅｎｔ ｕｎｉｔ）の外部メモリアクセス時間を短縮するためのコンピュータグラフィックスデータの処理方法であって、前記コンピュータグラフィックスデータの現在のフラグメントに対する深さ（ｄｅｐｔｈ）テストを前記パーフラグメントユニットを用いて実行する段階と、前記現在のフラグメントに対する前記深さテストが実行される間、前記現在のフラグメントのカラー値を外部メモリ装置からキャッシュメモリにプリフェッチする段階とを有する。 - 特許庁 - A first means to save storage information of a RAM built-in the microcomputer in a cache memory 21 based on command issuance from a host system 26, a second means to develop a program stored in an external program memory of the microcomputer in the RAM and a third means to execute the developed program are formed by the microcomputer 23.
ホストシステム（２６）からのコマンド発行に基づいて、マイクロコンピュータに内蔵されたＲＡＭの記憶情報をキャッシュメモリ（２１）に待避する第１手段と、マイクロコンピュータの外部のプログラムメモリに記憶されているプログラムを上記ＲＡＭに展開する第２手段と、展開されたプログラムを実行する第３手段とをマイクロコンピュータ（２３）によって形成する。 - 特許庁 - Customer relay communication apparatus 10 includes an operation receiving means for receiving operation from a user; a program-receiving means which, when predetermined operation is received by the operation receiving means, receives a software program for achieving a web cache function from an external server; and a program introducing means which, when the software program is received by the program-receiving means introduces the software program.
宅内中継通信装置１０は、ユーザから操作を受け付ける操作受付手段と、操作受付手段によって所定の操作が受け付けられた場合に、Ｗｅｂキャッシュ機能を実現するためのソフトウェアプログラムを外部のサーバから受信するプログラム受信手段と、プログラム受信手段によってソフトウェアプログラムが受信された場合に、ソフトウェアプログラムを導入するプログラム導入手段とを備える。 - 特許庁 - The FIFO memory 1 is connected to a microprocessor 5 through a data bus 4, data are read out from the FIFO memory 1 by the microprocessor 5, a tag generation circuit 2 is informed that an external cache access to the microprocessor 5 is effective by a valid signal and a suitable tag data signal is sent from the circuit 2 so as to read out data from the FIFO memory 1.
マイクロプロセッサ５にデータバス４を介して接続されて、そのマイクロプロセッサ５によりデータの読み出しが行われるファーストインファーストアウトメモリ１を設けて、タグ生成回路２に、マイクロプロセッサ５に対して、外部キャッシュアクセスが有効であることをバリド信号により通知させ、かつ適切なタグデータ信号を送出させることにより、ファーストインファーストアウトメモリ１を読み出し可能にする。 - 特許庁 - This data center accessible by UE (User Equipment) via the RAN and the CN has: individual storage areas prepared in each user equipment; a common storage area prepared common to the plurality of user equipment; a means distributing data received from an external node to the individual or common storage area; and a means creating a data arrangement list according to a prescribed cache condition and statistics of the received data.
RAN及びCNを介してUEによりアクセス可能なデータセンタは、ユーザ装置各々に用意された個別記憶領域と、複数のユーザ装置に共通に用意された共通記憶領域と、外部ノードから受信したデータを、個別又は共通記憶領域に振り分ける手段と、受信したデータの統計及び所定のキャッシュ条件に従ってデータ配置リストを作成する手段とを有する。 - 特許庁 - When the document data taken out from an external server device 12 or a cache 18 and including input elements is unfolded into data of printable format by an unfolding part 16, a printable unfold format is selected by an instruction to a touch panel 6, and unfolded into the data of printable format by the unfolding part 16 according to the unfold format selected by the instruction to the touch panel 6.
外部サーバ装置１２又はキャッシュ１８から取得され入力要素を含む文書データは、印刷可能な形式のデータに展開部１６で展開される際に、印刷可能な展開形式がタッチパネル６への指示により選択され、タッチパネル６への指示により選択された展開形式に従って印刷可能な形式のデータに展開部１６で展開される。 - 特許庁 - This graphics processor is provided with: a rasterizer for outputting fragment information while rendering data in an i-th span (i is a natural number); a processor for outputting coordinates calculated by calculating coordinates of the first data in an (i+1)-th span based on the fragment information outputted from the rasterizer; a cache memory for storing data corresponding to the calculated coordinates output from the processor and prefetched from an external memory device.
グラフィックス処理装置は、i(iは自然数)番目スパンのデータをレンダリングしながらフラグメント情報を出力するラスタライザとラスタライザから出力されたフラグメント情報に基づいて(i+1)番目スパンの一番目データの座標を計算して、計算された座標を出力するためのプロセッサとプロセッサから出力された前記計算された座標に相応し、外部メモリ装置からプリフェッチされたデータを貯蔵するためのキャッシュメモリとを備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
