「external cache」を含む例文一覧(137)
＜前へ 1 2 3 次へ＞- To reduce the quantity of data transfer between a main memory and a cache memory and to reduce overhead due to the use of an external bus when registers are continuously retreated/restored to/from a stack area in a microprocessor loaded with a cache mechanism.
キャッシュ機構を実装したマイクロプロセッサにおいて、スタック領域への連続的なレジスタ待避・復帰時の、主メモリとキャッシュメモリ間のデータ転送量を削減し、外部バス使用によるオーバヘッドを減少する。 - 特許庁 - A selectively allocated instruction is given to an instruction set so that software can make the line of the locked cache part correspond to an external memory area, and the locked cache part can completely be under the management of the software.
命令セットには、ソフトウェアがロックド・キャッシュ部分のラインを外部メモリ領域に対応するよう選択的に割り当てる命令が与えられ、ロックド・キャッシュ部分を完全にソフトウェア管理下におくことができる。 - 特許庁 - When data related to an IO command received from a host device 10 is in an external LDEV 42, if the cache area produces no cache hit, an IO command is issued to the external storage subsystem 40 and then an IO processing result is sent to the host device 10.
ホスト装置１０から受けたＩＯコマンドに従うデータが外部ＬＤＥＶ４２にある場合、そのキャッシュ領域でキャッシュヒットしなかった場合に、その外部ストレージサブシステム４０にＩＯコマンドが発酵された後で、ホスト装置１０に対してＩＯ処理結果が送信される。 - 特許庁 - To reduce the amount of data to be transferred from an external memory, while limiting small mounting capacity of a cache memory when adopting a configuration where the cache memory is provided in addition to the external memory, when performing processing on an HD image size, or the like, of a large angle in a moving image decoding apparatus.
動画像復号化装置において、画角の大きいＨＤ画像サイズなどの処理を行う場合に、外部メモリに加えてキャッシュメモリを設ける構成を採用するとき、そのキャッシュメモリの実装容量を小さく制限しつつ、前記外部メモリからのデータ転送量を削減する。 - 特許庁 - The volatile memory serves as a primary cache for the first external storage, and is supplied with power by battery at the time of a power failure.
揮発性メモリは前記第１外部記憶装置に対する一次キャッシュとして機能し、停電時にバッテリを用いて電力が供給される。 - 特許庁 - The database management system 101 comprises an external storage device 3 including a database 33 holding page data, and an information processor 1 having a cache mechanism 22.
データベース管理システム（101）は、ページデータを保持するデータベース（33）を有する外部記憶装置（3）と、キャッシュ機構（22）を具備する情報処理装置（1）とを備える。 - 特許庁 - A computer system is provided with a main storage device, at least one external storage device, and a control means for setting at least one cache region for the external storage device in the main storage device.
コンピュータシステムは、主記憶装置と、少なくとも１つの外部記憶装置と、前記外部記憶装置用の少なくとも１つのキャッシュ領域を前記主記憶装置に設定する制御手段とを備える。 - 特許庁 - When a radio reception signal SYN is given to a CPU 10 from a radio section 30, a sub processing section 13 stores a program to an instruction cache 13 from an external memory 40, where no access to the external memory is conducted.
無線受信信号ＳＹＮが無線部３０よりCPU１０に入力されると、副処理部１３は外部メモリ４０より外部メモリアクセスを行わないプログラムを命令キャッシュ１３に格納する。 - 特許庁 - To switch the number of segments at high speed in accordance with the amount of continuous data transfer of an external device, as regards a medium storage device for switching the number of segments of a cache memory in accordance with the amount of transfer from the external device.
外部デバイスからの転送量に応じてキャッシュメモリのセグメント数を切り替える媒体記憶装置に関し、外部デバイスの連続データ転送量に応じて、高速にセグメント数を切り替える。 - 特許庁 - When necessary data are not present in the primary cache or when the CPU 101 makes a request to access a part distinctively other than the primary cache, it is shown as an external access request of the CPU 101 on a CPU bus 106.
ＣＰＵ１０１は１次キャッシュに必要なデータがない場合、もしくは、ＣＰＵが明示的に１次キャッシュ外をアクセスすることを要求した場合、ＣＰＵバス１０６上にＣＰＵ１０１の外部アクセス要求として示される。 - 特許庁 - To cope with a secondary cache having a way structure with two or more than two ways without increasing the number of pins of an LSI and the number of memories connected to an external part.
ＬＳＩのピン数および外部に接続されるメモリの数を増やすことなく、２ウェイ以上のウェイ構造を持つ２次キャッシュに対応できるようにする。 - 特許庁 - When loop data are read from the external memory 10 to the cache memory 11, the loop data are continuously read by automatically returning to a starting point at the termination.
外部メモリー１０からキャッシュメモリー１１にループ型データを読み出す際に、終端において自動的に始点に戻り、連続してループ型データを読み出す。 - 特許庁 - To provide a system that allows a speedup access to an external memory which takes much time, uses an internal cache, copes with six tetrahedrons, and enhances a hit rate.
時間のかかる外部メモリへのアクセスを高速化し、内部キャッシュを用い、６つの４面体に対応でき、ヒット率を向上させるデータ変換を提供する。 - 特許庁 - The communication part performs communication with a plurality of external devices having a first cache memory in which at least a part of the plurality of data stored in the storage part is stored.
通信部は、記憶部に記憶された複数のデータのうちの少なくとも一部を記憶する第１キャッシュメモリを有する複数の外部機器と通信する。 - 特許庁 - In the case where the determined TS packets are obtained at the predetermined time, the TS packets obtained are stored to the memory 105 for external stream cache in the predetermined sequence.
決定した時間において、決定したTSパケットを取得した場合、取得したTSパケットを、所定の順序で外部ストリームキャッシュ用メモリ１０５に保存する。 - 特許庁 - When the user completes the input to each Web page and depresses a collective transmission button 24, the input data held in the cache part are transmitted to an external server.
ユーザが各ウェブページへの入力を完了し、一括送信ボタン２４を押下するとキャッシュ部に保持された入力データが外部サーバへ送信される。 - 特許庁 - An address comparator 110 compares an address in data requesting with an address stored in an address storage means 109 and informs an external cache 2 of the compared result.
アドレス比較器１１０は、データ要求中のアドレスと、アドレス記憶手段１０９のアドレスとを比較し、比較結果を外部キャッシュ２に通知する。 - 特許庁 - From the cache buffer of a file system registered in a queue where data are written, the data are written to an external storage device by a demon process, and the releasing operation of the cache buffer whose data are written from the queue is performed by the demon process so that the cache buffer can be used by another process.
データが書き込まれ、キューに登録されたファイルシステムのキャッシュバッファに対し、デーモンプロセスによってデータを外部記憶装置に書き出すと共に、デーモンプロセスにより、データを書き出したキャッシュバッファのキューからの解放動作を実施することにより、他のプロセスがこのキャッシュバッファを利用することが可能となる。 - 特許庁 - High speed expansion and reduction conversion arithmetic circuits of a primitive pattern is constituted by using circuit structure for reading the texture pattern from a cache memory 2 by a texture address generation circuit 1 and loading applicable data from an external memory 3 when a cache mistake detection circuit 4 detects cache mistakes, and an interpolation circuit 4 by the bicubic function.
テキスチャーアドレス発生回路１で、テキスチャーパターンをキャシュメモリ２から読みだし、キャシュミス検出回路４がキャシュミスを検出すると外部メモリ３から該当データをロードするための回路構成と、双３次関数による補間回路４を用いて、原始パターンの高速拡大および縮小変換演算回路を構成する。 - 特許庁 - The microcomputer is provided with an operation unit 2 to perform an arithmetic processing, a cache memory 3 used as built-in memory to write/read data by the operation unit 2 and connected with an external memory 5 by bus and a cache validity flag 4 to display validity of the cache memory 3 used as the built-in memory by the arithmetic unit 2.
演算処理を行う演算ユニット２と、この演算ユニット２によりデータの書き込み・読み出しを行うとともに、外部メモリ５にバス接続された内蔵メモリ兼キャッシュメモリ３と、演算ユニット２により内蔵メモリ兼キャッシュメモリ３の有効性を表示するキャッシュ有効フラグ４とを有する。 - 特許庁 - Display management information corresponding to the cached meta-information for each external device is acquired, and an external device to which meta-information should be requested is selected based on the display management information and the cache state of meta-information for each external device.
この表示の管理に基づいて、外部装置毎にキャッシュされたメタ情報に対応した表示管理情報を取得し、この表示管理情報と外部装置毎のメタ情報のキャッシュ状態に基づいてメタ情報を要求すべき外部装置を選択する。 - 特許庁 - According to one embodiment of the present invention, an information processor accessible to a first external storage includes a host system, a second external storage, a volatile memory, first cache control means, termination processing means, and initialization means.
実施形態によれば、第１外部記憶装置をアクセス可能な情報処理装置は、ホストシステム、第２外部記憶装置、揮発性メモリ、第１キャッシュ制御手段、終了処理手段及び初期化手段を具備する。 - 特許庁 - To allow a first storage device to unitarily manage cache residence setting in a second storage device that is an external storage device, in a storage system with an external storage connection configuration.
本発明の課題は、外部ストレージ接続構成のストレージシステムにおいて、第１ストレージ装置が外部ストレージ装置である第２ストレージ装置におけるキャッシュ常駐化設定を一元的に管理できるようにすることである。 - 特許庁 - On a cache RAM, when a process is not executed or when the process is executed under an external mode or a state without ROM, the process is jumped to the cache RAM area after the data are copied from the ROM to the RAM.
そして、キャッシュＲＡＭ上で、処理が実行されていない場合や外部モードやＲＯＭレスの状態で処理が実行されている場合、ＲＯＭからＲＡＭへデータのコピーが行われた後、キャッシュＲＡＭ領域へと処理がジャンプされる。 - 特許庁 - The computer system includes a CPU core, a DSP core, a data cache, a first and a second sequential buffer modules, and an external memory, and sequentially accesses input or output data transmitted in or from the DSP core using a sequential buffer instead of the data cache.
ＣＰＵコア、ＤＳＰコア、データキャッシュ、第１及び第２シーケンシャルバッファモジュール、及び外装メモリを含み、ＤＳＰコアに／から伝達される入力または出力データをデータキャッシュを使用せず、シーケンシャルバッファを使用してシーケンシャルにアクセスする。 - 特許庁 - To efficiently transfer image data by cache control from an external memory to a moving image decoder or the like, by preventing image data needed to generate the image data to be output to the moving image decoder from being set as an image data to be removed in a cache memory.
動画デコーダに出力する画像データの生成に必要な画像データがキャッシュメモリにおいて追い出し対象となるのを回避し、外部メモリから動画デコーダ等へのキャッシュ制御による画像データの転送を効率的に実行する。 - 特許庁 - When the data on the pixel shown by the selection address are not stored in the cache memory, the data shown by the selection address are read from the external memory provided outside the cache circuit as read data, and are written into the area selected by the selection signal.
選択アドレスが示す画素のデータがキャッシュメモリに格納されていないとき、選択アドレスが示すデータを、当該キャッシュ回路の外部に設けられた外部メモリからリードデータとして読み出して、選択信号が選択する領域に書き込む。 - 特許庁 - To provide a storage system, which prevents a free cache memory from being reduced by data which remains in the cache memory of a storage subsystem, without being transmitted to a storage area in an external storage, and is accumulated therein, and which is able to properly maintain the I/O processing performance of the storage subsystem.
ストレージサブシステムのキャッシュメモリに外部ストレージの記憶領域に転送されずに残存するデータが蓄積されてキャッシュメモリを圧迫することを防ぎ、ストレージサブシステムのＩＯの処理性能を良好に維持可能なストレージシステムを提供する。 - 特許庁 - A simulation device 200 receives memory access requests to be received by an external cache memory 400 arranged on the outside of a processor, selects an optional request out of the memory access requests and simulates the operation of the selected request by previously stored and set cache constitution.
模倣装置２００は、プロセッサ外部にある外部キャッシュメモリ４００が受けるメモリアクセス要求を受け、そのメモリアクセス要求の内任意の要求を選別し、選別した要求を予め保存し設定されたキャッシュ構成で動作を模倣する。 - 特許庁 - The use of the external SSD array as the WB cache memory makes the DAS system completely cache-coherent without significantly increasing the complexity of the DAS system and without increasing a bandwidth used for performing a caching operation.
ＷＢキャッシュ・メモリとして外部ＳＳＤアレイを使用することにより、ＤＡＳシステムの複雑さを大幅には増やさず、キャッシング動作の実行に利用される帯域幅の量を増やさずに、ＤＡＳシステムが完全にキャッシュ・コヒーレントにすることが可能になる。 - 特許庁 - To provide a system and method that utilizes external memory devices to cache sectors form a rotating storage device (e.g., a hard drive) to improve system performance.
回転式ストレージデバイス（例えば、ハードドライブ）のセクタをキャッシュするために外部メモリデバイスを利用して、システムパフォーマンスを改善するためのシステムおよび方法を提供すること。 - 特許庁 - To provide inexpensive and highly reliable data communication device by using only a cache memory and a Flash ROM incorporated in a CPU without using any external RAM.
外付けＲＡＭを用いることなく、ＣＰＵに内蔵されているキャッシュメモリとＦｌａｓｈ ＲＯＭのみを用いて、低コストで信頼性の高いデータ通信装置を提供する。 - 特許庁 - A hybrid HDD 19 which is an external storage device of the information processing apparatus 1 includes therein the nonvolatile semiconductor memory 194 as the cache of a storage section 196.
情報処理装置１の外部記憶装置であるハイブリッドＨＤＤ１９は、記憶部１９６のキャッシュとして半導体不揮発性メモリ１９４を内蔵する。 - 特許庁 - To provide an information processor capable of writing dirty data onto an external storage even when abnormal termination due to a power failure or the like occurs, and to provide a cache control method.
停電等の異常終了が発生した際にも、ダーティデータを外部記憶装置に書き込むことができる情報処理装置及びキャッシュ制御方法を提供すること。 - 特許庁 - To provide a system and method that utilizes external memory devices to cache sectors from a rotating storage device (e.g., a hard drive) to improve system performance.
回転式ストレージデバイス（例えば、ハードドライブ）のセクタをキャッシュするために外部メモリデバイスを利用して、システムパフォーマンスを改善するためのシステムおよび方法を提供すること。 - 特許庁 - In the information processor including an external memory M3 such as DRAM, a second memory M2 smaller in power consumption in access than the external memory M3 is provided, and cache data of M3 and saving data are stored to M2.
ＤＲＡＭなどの外部メモリＭ３を含む情報処理装置において、外部メモリＭ３よりもアクセス時の消費電力が小さい第２メモリＭ２を設け、このＭ２に対して、Ｍ３のキャッシュデータの記憶と救済データの記憶を行う。 - 特許庁 - In the case of a cache error, the prefetch object address is temporarily stored in the prefetch mechanism 6 and the prefetch mechanism 6 reads data from an external memory through a bus interface 5 and stores the data in the data cache 3 independently of the operation of the instruction executing unit 1.
キャッシュミスの場合はプリフェッチ対象アドレスを一時的にプリフェッチ機構６に蓄えておき、命令実行ユニット１の動作とは独立にプリフェッチ機構６がバスインターフェース５を通して外部メモリからデータを読み出してデータキャッシュ３にデータを格納する。 - 特許庁 - This method comprises a processor 1; a cache memory 11 arranged therein; a processing execution part 2 contained in the processor 1 and comprising a command decoding part/issuing part 5 a register file 6, a prefetch execution control part 7, an external memory control part 8, a cache memory control part 9 and a data processing part 12; and an external memory 10 arranged out of the processor 1.
プロセッサー１と、内部に配置されたキャッシュメモリー１１と、プロセッサー１に内蔵され、命令解読部／発行部５、レジスターファイル６、プリフェッチ実行制御部７、外部メモリー制御部８、キャッシュメモリー制御部９及びデータ処理部１２からなる処理実行部２と、及びプロセッサー１の外部に配置された外部メモリー１０とで構成する。 - 特許庁 - A local DNS (domain name system) serve 2a manages a forwarding table 21 provided with a binding cache consisting of a set of a home address and a care of address of the client 1 and an IP (Internet protocol) address of an external local DNS server 2b as a DNS server of an external network.
ローカルＤＮＳサーバ２ａは、クライアント１のホームアドレス及び気付アドレスの組からなるバインディング・キャッシュと、外部ネットワークのＤＮＳサーバである外部ローカルＤＮＳサーバ２ｂのＩＰアドレスと、を有してなるフォワーディング・テーブル２１を、管理する。 - 特許庁 - Whether a data subsystem is to be operated as a cache memory or as a scratchpad memory in which line fetch from an external memory is suppressed is determined, and a control bit is programmed so that the data subsystem can be operated as either the cache memory or the scratchpad memory depending on the determination result.
データサブシステムをキャッシュメモリとして作動すべきか、または外部メモリからのラインフェッチを抑制するスクラッチパッドメモリとして作動すべきかを判断し、前記判断に応じて前記データサブベースをキャッシュメモリまたはスクラッチパッドメモリのいずれかとして作動させるよう、制御ビットをプログラムする。 - 特許庁 - To provide a cache memory system capable of reducing the overhead of memory access, improving the utilization efficiency of a memory, a CPU, an external device for supplying data to the memory and the like, and improving the performance of the entire system, and to provide a CPU core, and a cache memory control method.
本発明は、メモリアクセスのオーバーヘッドを削減すると共に、メモリやＣＰＵ、メモリにデータ供給する外部デバイス等の利用効率を上げ、システム全体の性能を向上させることの出来るキャッシュメモリシステム、ＣＰＵコア及びキャッシュメモリ制御方法を提供することを課題とする。 - 特許庁 - A response speed is accelerated by updating the word DB of the image forming device with the new words in the external server and by providing a cache for holding the generated HTML page.
また、外部サーバの新規な用語で画像形成装置の用語ＤＢを更新することと、生成したＨＴＭＬページを保持するキャッシュを設けたことにより応答速度を速めた。 - 特許庁 - In addition to a multi-frame memory (external memory) FrmMem for storing reference pixel data of a plurality of reference pictures, a cache memory CacheMem for storing the reference pictures is provided.
複数枚の参照ピクチャの参照画素データを記憶するマルチフレームメモリ（外部メモリ）ＦｒｍＭｅｍに加えて、参照ピクチャを格納するためのキャッシュメモリＣａｃｈｅＭｅｍが備えられる。 - 特許庁 - To provide an information processing system for improving system performance by suppressing reading of unnecessary instructions from an external memory, a cache memory control method, a program and a compiler.
外部メモリからの不要な命令のリードを抑止することにより、システムの性能を向上することができる情報処理システム、キャッシュメモリの制御方法、プログラム及びコンパイラを提供すること - 特許庁 - A conditional branching discrimination part 1 for judging that an instruction read from an external memory or a cache memory is a conditional branching instruction for program debugging is provided inside this data processor, and in the case that the decided result is the conditional branching instruction, a conditional branching instruction detection result signal for generating a cache memory error is reported to the built-in cache memory 3.
データ処理装置内にプログラムデバッグ用として、外部メモリまたはキャッシュメモリから読み込まれた命令が条件分岐命令であることを判定する条件分岐判別部１を持たせ、その判定結果が条件分岐命令であった場合には、内蔵しているキャッシュメモリ３に対してキャッシュメモリミスを発生させるための条件分岐命令検出結果信号を通知する。 - 特許庁 - Further, the processing section 13_-3 of the external link interface 10_-3 exchange a mobile IP message on behalf of a home agent 11 of the mobile terminal 300 and the cache 12_-3 stores the binding information of the mobile terminal 300 included in the message.
さらに、外部リンクインタフェース10_3の処理部13_3が移動端末300のホームエージェント11の代わりにモバイルIPメッセージ交換を行い、キャッシュ12_3が該メッセージに含まれる移動端末300のバインディング情報を記憶する。 - 特許庁 - When the information processor is terminated abnormally and then started up, the initialization means writes dirty data stored in the cache area in the volatile memory onto the first external storage.
初期化手段は前記情報処理装置が異常終了した後に起動されたとき、前記揮発性メモリ内のキャッシュ領域に格納されたダーティデータを前記第１外部記憶装置に書き込む。 - 特許庁 - The system includes a streaming data cache memory 30, a bus 12, and an interface circuit 20 coupled to the bus 12 and to an external source of information, for example, a high-speed communication link.
このシステムは、ストリーミングデータキャッシュメモリ３０と、バス１２と、バス１２に結合されたプロセッサと、バス１２および情報外部ソース、例えば高速通信リンクに結合されたインタフェース回路２０とを備えている。 - 特許庁 - A memory control part 14 outputs a CTR signal to a bus controller 10, when a cache is miss-hit, and the control part 12 tries to access an external bus 200, via the memory control part 14.
キャッシュがミスヒットした場合、メモリ管理部１４は、バスコントローラ１０に対しＣＴＲ信号を出力し、制御部１２は、該メモリ管理部１４を介して、エクスターナルバス２００をアクセスしようとする。 - 特許庁 - An encapsulating cache 12_-3 in an external link interface 10_-3 stores binding information of a mobile terminal 300 and a processing section 13_-3 encapsulates a packet 71 addressed to the mobile terminal 300 by using a care-of-address included in the binding information.
外部リンクインタフェース10_3において、カプセル化用キャッシュ12_3が移動端末300のバインディング情報を記憶し、処理部13_3が移動端末300宛パケット71を該バインディング情報に含まれるケア・オブ・アドレスでカプセル化する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
