「flash memory」を含む例文一覧(4423)
＜前へ 1 2 .... 63 64 65 66 67 68 69 70 71 .... 88 89 次へ＞- When a recording part 3 breaks down and printout processing cannot be performed, image data stored in an image memory 8 are transferred to a flash memory 21 according to a transfer instruction made by a user so that the other equipment can be made to print out the image data.
記録部３が故障してプリントアウト処理を行えない場合に、ユーザによってなされる転送指示に従って、画像メモリ８に記憶されている画像データをフラッシュメモリ２１へ転送して、他の機器でプリントアウトを行えるようにする。 - 特許庁 - The circuit for counting the number of times of rewrite operation comprising an EEPROM cell gate voltage generating circuit 44 for memory, n write/read circuits 15-17, and n EEPROM cells 41-43 for memory counts rewrite operation of a flash type EEPROM and stores the count.
記憶用ＥＥＰＲＯＭセルゲート電圧生成回路４４と、ｎ個の書き込み読み出し回路１５〜１７と、ｎ個の記憶用ＥＥＰＲＯＭセル４１〜４３とを有し、フラッシュ型ＥＥＰＲＯＭの書き換え回数を計数し、その計数値を記憶する。 - 特許庁 - To shorten a processing time for writing and reading only control data, consequently, to shorten a time required for writing and erasing data, in a flash memory in which memory cells of two or more are correspondent to one data line in one sector.
１セクタにおいて１本のデータ線に２つ以上のメモリセルが対応付けられているフラッシュメモリにおいて、管理データのみを読み書きする際の処理時間の短縮を図り、結果としてデータ消去やデータ書込みにかかる時間の短縮を図る。 - 特許庁 - To provide an IC card with more memory space for an application program and to enable the IC card to provide more convenient services by installing a control module and a NAND flash memory to the IC card such as a SIM card.
制御モジュールとＮＡＮＤフラッシュメモリーを例えばＳＩＭカードなどのＩＣカードに設置することによって、ＩＣカードにアプリケーションプログラムためのメモリースペースをもっと多く提供し、ＩＣカードにもっと便利なサービスを提供させることを可能にすること。 - 特許庁 - The flash ROM 13 of the microcomputer A10 has a program map memory corresponding to the microcomputer A10, and in the parameter table area of the program map memory corresponding to the microcomputer A10, the execution starting address, program data size, and program data of microcomputer B11 are arranged.
マイコンＡ１０のＦｌａｓｈＲＯＭ１３には、マイコンＡ１０に対応したプログラムメモリマップを有し、マイコンＡ１０に対応したプログラムメモリマップのパラメータテーブル領域に、マイコンＢ１１の実行開始番地，プログラムデータサイズ及びプログラムデータを配置している。 - 特許庁 - To provide a nonvolatile semiconductor memory device such as a NOR type flash memory and the like which can suppress a depletion of a control gate electrode between floating gate electrodes drastically and contains a multi-value type in which a read error is difficult to occur, and its manufacturing method.
浮遊ゲート電極間の制御ゲート電極の空乏化を大幅に抑制できて、読み出しエラーが起こりにくい多値型を含むＮＯＲ型のフラッシュメモリ等の不揮発性半導体記憶装置およびその製造方法を提供する。 - 特許庁 - Thus, when the positional information is stored in the flash ROM for storing the positional information, after that, the user can use the USB memory only when the USB memory is within a range at a predetermined distance from a position expressed by the positional information.
このように位置情報記憶用フラッシュＲＯＭに位置情報が記憶されると、それ以降、利用者は、その位置情報が表す位置から所定距離の範囲内にＵＳＢメモリがあるときにしか、そのＵＳＢメモリを使用することができない。 - 特許庁 - A program guide processing unit 2 acquires current time first once informed of a command indicating a request for program guide information of different-channel programs being broadcast, and then acquires EIT (schedule) of a channel of a network specified with a pre-reported command from a memory 7 or flash memory 8.
番組表処理部２は、裏番組の番組表情報の要求を示すコマンドが通知されると、まず現在時刻を取得し、次に、先に通知されたコマンドに指定されたネットワークのチャンネルのEIT（schedule）をメモリ７またはフラッシュメモリ８から取得する。 - 特許庁 - This file system stores some of pieces of state information on erasure blocks for each of the erasure blocks and stores some of pieces of state information on sectors in a file system memory part 3 and a flash memory part 5, sector by sector.
各消去ブロック毎に、消去ブロックについての複数の状態情報のいずれかを格納すると共に、該各セクタ毎に、セクタについての複数の状態情報のいずれかをファイルシステムメモリ部３及びフラッシュメモリ部５に格納している。 - 特許庁 - To provide an address buffer of a flash memory including a nonvolatile section selecting code cell which can select an arbitrary sector so that a normal sector can be utilized by making a memory sector in which defect occurs in a highly integrated core product a disable-state.
高集積のコアプロダクトにおいて欠陥の生じたメモリセクタを不能状態（ディスエーブル）にして正常セクタを利用できるように任意のセクタを選択することができる不揮発性区域選択コードセルを含むフラッシュメモリのアドレスバッファを提供すること。 - 特許庁 - A method of reading a flash memory device divides a plurality of page buffers connected to a memory cell array through a lot of bit lines into at least two groups, sequentially shifts a point in time to drive the page buffers on a group unit and reads the storage status of each cell.
フラッシュメモリ素子の読出し方法は、多数のビットラインを介してメモリセルアレイに連結された複数のページバッファを少なくとも２つのグループに分割し、ページバッファをグループ単位で順次時点をずらして駆動し、各セルの記憶状態を読み出す。 - 特許庁 - The microcomputer 1 incorporating the flash memory is provided with an OR circuit 21 for calculating OR between a reset signal from a flash writer 3 and a reset signal generated by a reset circuit part 30 and a signal control part 20 for using one of I/O port signals also as a reset signal.
フラッシュライター３からのリセット信号と、リセット回路部３０が生成したリセット信号とを論理和するための論理和回路２１と、入出力ポート信号の１本をリセット信号との兼用にするために信号制御部２０とをフラッシュメモリ内蔵マイクロコンピュータ１の内部に備える。 - 特許庁 - A flash controller 20 in the RAM 10 controls the control signal for internal transmission to interrupt the transmission of the internal data when an access request from the external CPU 70 is made to the pseudo-SRAM 40, while the internal data are transmitted between the flash-type memory 60 and the pseudo-SRAM 40.
ＲＡＭ１０内のフラッシュコントローラ２０は、フラッシュメモリ６０と擬似ＳＲＡＭ４０間の内部データ転送中に、外部ＣＰＵ７０から擬似ＳＲＡＭ４０に対してアクセス要求があったときに、その内部データ転送を中断するよう内部転送用制御信号を制御する。 - 特許庁 - To provide a television camera provided with a recorder which creates data related to flash and records them with video signals to record video signals that are easily editable at a studio when recording video signals into recording media, such as flash memory or hard disk.
映像信号をフラッシュメモリやハードディスクなどの記録媒体に記録する際にフラッシュに関するデータを作成し、映像信号と共に併せて記録し、スタジオ等での編集が容易な映像信号を記録する記録装置を有するテレビカメラを提供することを目的とする。 - 特許庁 - This memory controller performs management for allocating a physical block group collected with physical blocks wherein addresses included in different flash memories are equal to a logical block, and a reservation of a system block used as the writing destination of the system data for managing or controlling access to the plurality of flash memories.
メモリコントローラは、異なるフラッシュメモリに含まれるアドレスが同一の物理ブロックを集めた物理ブロック群に対して論理ブロックに割り当てる管理と、複数個のフラッシュメモリに対するアクセスを制御又は管理するためのシステムデータの書き込み先として使用するシステムブロックの予約を行う。 - 特許庁 - A memory card 3 is provided with a flash memory 21 keeping the data executed at the time of booting by the boot sequence of the information processor 2 and CPU 22 having a function transmitting the data executed at the booting time and stored in this memory 21 to the processor 2 and a function managing data.
メモリカード３は、情報処理装置２のブートシーケンスにより実行されるブート時実行データを保持するフラッシュメモリ２１と、このフラッシュメモリ２１に記憶れているブート時実行データを情報処理装置２に伝送する伝送機能及びデータの管理を行う制御機能を有するＣＰＵ２２とを備えている。 - 特許庁 - When the transfer of the program for system start under the DMA control part 10 is completed, the CPU 5 performs system start according to the program of system start read from the external memory 3, and the DMA control part 10 reads the program for system control from the flash memory 2, and transfers it to the external memory 3 simultaneously in parallel.
ＣＰＵ５は、ＤＭＡ制御部１０によるシステム起動用のプログラムの転送が完了したときに、外部メモリ３から読み出したシステム起動用のプログラムに従ってシステムの起動を行う一方、同時並行的に、ＤＭＡ制御部１０は、フラッシュメモリ２からシステム制御用のプログラムを読み出し外部メモリ３へ転送する。 - 特許庁 - The FPGA 20 in the on-vehicle camera device 1 is equipped with a recording signal generator 24 which generates a C signal, a D signal and an S signal of the nonvolatile memory (SPI flash memory) 40, based on the input signals 1 and 2 from a memory rewriting device 4 connected with the existing signal lines 2-1 and 2-2 in place of an operating unit 3.
車載カメラ装置１内のＦＰＧＡ２０は、操作部３に替えて既存の信号線２−１，２−２に接続されたメモリ書換装置４からの入力信号１，２にもとづき、不揮発性メモリ（ＳＰＩフラッシュメモリ）４０のＣ信号、Ｄ信号、Ｓ信号を生成する記録信号生成部２４を備える。 - 特許庁 - To maintain high speed performance by shortening an erasing time by boosting high voltage for writing and high voltage for erasing when the number of times of rewriting of a non-volatile memory cell exceeds the prescribed value, in an electrically erasable and writable non-volatile semiconductor memory device such as a flash memory.
フラッシュメモリ等のような電気的消去及び書込み可能な不揮発性半導体記憶装置に関し、不揮発性メモリセルの書換え回数が所定値を越えたときは、書込み用高電圧及び消去用高電圧を高くして消去時間の高速化を図り、高速性能を維持することができるようにする。 - 特許庁 - A re-programmable non-volatile memory system, such as a flash EEPROM (R) system, having its memory cells grouped into blocks of cells that are simultaneously erasable is operated to perform memory system housekeeping operations in the foreground during execution of a host command, wherein the housekeeping operations are unrelated to execution of the host command.
メモリセルが同時に消去可能なセルのブロックをなすようにグループ分けされているフラッシュＥＥＰＲＯＭ（登録商標）システムのような再プログラム可能な不揮発性メモリシステムはホストコマンドの実行中にメモリシステムのハウスキーピング操作をフォアグラウンドで行うように操作され、そのハウスキーピング操作はホストコマンドの実行とは関連しない。 - 特許庁 - The E beam system stores the calibration data by using a flash EPROM and generates one set of super-parallel beams with a scale of 1,000 beams by receiving on/off signals directed by an address system of a memory array with each electron source mounted on the memory array as a geometrical array to trace a memory array structure.
Ｅビーム・システムは、フラッシュＥＰＲＯＭを使用して較正データを記憶し、メモリ・アレイのアドレス・システムによって向けられたオン／オフ信号を受信することにより１０００本の規模の１組の超並列ビームを発生し、個々の電子源はメモリ・アレイの構造を追跡する幾何学的アレイとしてメモリ・アレイの上に取り付けられる。 - 特許庁 - The n EEPROM cells for memory are used for writing a data wherein the data is written into one EEPROM cell for memory every time when the data of the flash type EEPROM is rewritten and the data is written into X cells within a plurality of EEPROM cells for memory when rewriting is performed X (X=1-n) times.
ｎ個の記憶用ＥＥＰＲＯＭセルは、データの書込み用で、フラッシュ型ＥＥＰＲＯＭの書き換えが１回実施される毎にひとつの記憶用ＥＥＰＰＲＯＭセルにデータが書き込まれ、書き換えをＸ（Ｘ＝１〜ｎ）回実施時に複数の記憶用ＥＥＰＲＯＭセルの内のＸ個のセルが書き込まれる。 - 特許庁 - The technique maintains compatibility with a static random access memory (SRAM) having a wide byte and a flash memory having a fixed input output byte by selectively activating the byte of data being inputted and outputted and changes a program using the nonvolatile ferroelectric register in a software type method.
このような本発明は、入出力されるデータのバイトを選択的に活性化させワーイドバイトを有するＳＲＡＭ（Static Random Access Memory）、及び固定された入出力バイトを有するフラッシュメモリとの互換性を維持することができ、不揮発性強誘電体レジスタを利用してソフトウェア的な方法でプログラムを変更することができるようにする。 - 特許庁 - In the selective erasing method for the flash memory, when the threshold voltage of the memory cell which is connected to an arbitrary word line being erased is lower than a prescribed erasing threshold voltage, no further erasing for the memory cell connected to the word line is performed and the erasing is conducted only for the remaining cells.
本発明のフラッシュメモリのための選択的消去方法は、消去された任意のワードラインに連結されたメモリセルのスレッショルド電圧が所定の消去スレッショルド電圧より低ければ、当該ワードラインに連結されたメモリセルに対する消去は、それ以上遂行せず、残りのセルに対してのみ消去を遂行する。 - 特許庁 - The controller controls a nonvolatile memory system (an example of a nonvolatile memory is a flash memory well-known for skilled in the art) organized into blocks, each block includes a plurality of sector locations for storing the sector information and a particular free block is designated for storing FSInfor sector information.
そのコントローラは、複数のブロックに区分された不揮発性メモリシステム（不揮発性メモリの例は当業者にとって公知であるフラッシュメモリである）を制御し、各ブロックはセクタ情報を格納するための複数のセクタを含み、特定の空きブロックがＦＳＩｎｆｏセクタ情報を格納するように指定される。 - 特許庁 - To provide such a transistor structure that can make a nonvolatile memory semiconductor device, having a flash memory section in which a memory transistor and a select transistor are formed and a logic section, in which a peripheral circuit transistor is formed on the same substrate to operate at high speed by suppressing the gate depletion, particularly in, the select transistor without making the processes complicated.
メモリトランジスタとセレクトトランジスタとが形成されたフラッシュメモリ部と周辺回路トランジスタが形成されたロジック部とを同一基板上に有する不揮発性メモリ半導体装置において、工程を煩雑化することなく、特にセレクトトランジスタにおけるゲート空乏化を抑制し、高速動作可能なトランジスタ構造を提供する。 - 特許庁 - A method for manufacturing the semiconductor integrated circuit device comprises steps of uniformly depositing an amorphous silicon film on a substrate in which a memory cell region and an element region are formed, patterning the amorphous silicon film on the memory cell region while the amorphous silicon film remains coating on the element region on the substrate, and forming a laminated gate electrode or a single layer gate of the flash memory unit.
メモリセル領域と素子領域とを画成された基板上にアモルファスシリコン膜を一様に堆積し、さらに基板上の素子領域を前記アモルファスシリコン膜で覆ったまま、メモリセル領域において前記アモルファスシリコン膜をパターニングし、フラッシュメモリ装置の積層ゲート電極あるいは単層ゲートを形成する。 - 特許庁 - In a NAND type flash memory in which a memory cell array 1 is provided in a p-well 13, a positive voltage is applied to a source line SL consisting of n+ type diffusing layers or a negative voltage is applied to the p-well 13 at the time of erasing verifying operation by which threshold voltage of a memory cell in an erasing state is judged.
ｐウェル１３中にメモリセルアレイ１が設けられたＮＡＮＤ型フラッシュメモリにおいて、消去状態のメモリセルのしきい値電圧を判定する消去ベリファイ動作時に、ｎ^+ 型拡散層からなるソース線ＳＬに正の電圧を印加するか、または、ｐウェル１３に負の電圧を印加する。 - 特許庁 - A plurality of pieces of configuration data, to which a configuration header part including maker type information and sequence type information showing storage sequence is added, are stored in a FROM (flash memory) 1.
メーカ種別情報と格納順番を示すシーケンス種別情報とを含むコンフィグレーションヘッダ部が付加された複数のコンフィグレーションデータがＦＲＯＭ（フラッシュメモリ）１に格納されている。 - 特許庁 - A controller of the portable flash memory checks whether the thin client OS is normally started by a client, and if it is normally started, sets an access right flag to ON.
可搬型フラッシュメモリのコントローラは、シンクライアントＯＳがクライアント端末によって正常に起動されているかをチェックし、正常に起動された場合にアクセス権フラグをオンにセットする。 - 特許庁 - To improve margin of CMP processing to form the STI in a NAND-type flash memory, in which the gate is formed first.
本発明は、ゲート先作りのＮＡＮＤ型フラッシュメモリにおいて、ＳＴＩを形成するためのＣＭＰ処理のマージンが低下するのを改善できるようにすることを最も主要な特徴とする。 - 特許庁 - When restarting is instructed by pushing a reset key 14, the RAM 18 is initialized and setting information and the patch file read from the flash memory 17 are written in.
リセットキー１４の押下により再起動が指示された場合にＲＡＭ１８を初期化し、そこにＦｌａｓｈメモリ１７から読み出したプログラムの設定情報とパッチファイルを書き込む。 - 特許庁 - The P-ON microcomputer 2 starts the main IC 3 when the main IC 3 is not in an operated state, and obtains a remote control lock mode stored in the flash memory 7 to store it in a RAM 20.
また、Ｐ−ＯＮマイコン２は、メインＩＣ３が起動していない場合にはメインＩＣ３を起動して、フラッシュメモリ７に記憶したリモコンロックモードを取得して、これをＲＡＭ２０に記憶する。 - 特許庁 - A coherency code including multiple bits of logical 0 and multiple bits of logical 1 are written together with ECC encoded data for correcting a bit error, into a page in a flash memory.
ビットエラーを訂正するためのＥＣＣに符号化されたデータと共に、論理値０のビットと論理値１のビットの双方を複数ビットずつ含む整合性符号をフラッシュメモリ内のページに書き込む。 - 特許庁 - When system data are written to a flash memory 12, data A is written to a Lower-side area in a page and copy data of the system data are written to an Upper-side area.
フラッシュメモリ１２にシステムデータを書き込む場合、ページ内のＬｏｗｅｒ側の領域にｄａｔａＡが書き込まれ、Ｕｐｐｅｒ側の領域にはシステムデータの複製データが書き込まれる。 - 特許庁 - After an FDD (Floppy Disk Drive) device 80 discriminates battery remaining capacity of the electronic camera 1, it stores digital image data stored in a flash memory 57 of the electronic camera 1 in the FDD 84.
ＦＤＤ（Flopy Disk Drive）装置８０は、電子カメラ１の電池残量を判断してから、電子カメラ１のフラッシュメモリ５７に記憶されたディジタル画像データをＦＤＤ８４に保存する。 - 特許庁 - To provide a method for manufacturing a flash memory device that prevents a thin tunnel oxide film from being formed at the upper corner of a trench during device separation film formation to which the STI process applies.
ＳＴＩ工程を適用する素子分離膜の形成に関し、トレンチの上部コーナー部位でトンネル酸化膜が薄く形成される現象を防いだフラッシュメモリ素子製造方法の提供。 - 特許庁 - A column skip processing circuit 31, when a defective column lies on a flash memory 3, performs a control for skipping the position of the defective column and writing serial data every page.
カラムスキップ処理回路３１は、フラッシュメモリ３上に欠陥カラムがある場合に当該欠陥カラムの位置をスキップしてシリアルデータを書き込むための制御を１ページ単位で行う。 - 特許庁 - To provide a nonvolatile storage device that uses a high-capacity flash memory having many physical blocks and can execute retrieval of an empty block in a short time.
物理ブロックの数が多い大容量のフラッシュメモリを用いた不揮発性記憶装置において、空きブロックの検索を短時間で実行可能な不揮発性記憶装置を提供する。 - 特許庁 - To provide a flash memory which has excellent element characteristics such that inter-cell interference is suppressed by seamlessly filling gaps between adjacent word lines, and to provide a manufacturing method thereof.
隣接ワードラインの間をシームレスに埋め込み、セル間干渉が抑制された良好な素子特性を有するフラッシュメモリ及びその製造方法を提供することを目的としている。 - 特許庁 - To provide a flash memory system and an erase method thereof which can prevent important data from being erased by mistake when stored by executing erase commands twice.
本発明は、２回消去命令を行うことにより、重要なデータ記憶時に過ちで消去されることを防止することが可能なフラッシュメモリシステム及びその消去方法を提供する。 - 特許庁 - Next, when a recording button 13 is pushed, the digital camera creates second image data D2 with the same composition as that of the image displayed on the display monitor 11 and records it in a flash memory 18.
次に、記録ボタン１３が押されると、デジタルカメラは、表示モニタ１１に表示されている画像と同じ構図の第２画像データＤ２を作成し前記フラッシュメモリ１８に記録する。 - 特許庁 - At the time of rewriting a flash memory 13 inside a user system 1A, external connection terminals 61a-63 are connected to a data writer 90A and the mode signal MOD of 'H' is applied to a terminal 61c.
ユーザシステム１Ａ内のフラッシュメモリ１３を書き換える時、外部接続端子６１ａ〜６３をデータ書込装置９０Ａに接続し、端子６１ｃに“Ｈ”のモード信号ＭＯＤを印加する。 - 特許庁 - Thus, flash memory cells corresponding to the data bits to be programmed are successively and partially programmed in parallel and maximum current being consumed in a unit program time is reduced.
このようなプログラムアルゴリズムによると、チャージポンプ回路による集積回路ダイのサイズを増加させることなくプログラムに必要な十分な量の電流を供給することができる。 - 特許庁 - When a request for transmitting an image file is received from a personal computer (PC) 400, a CPU 304 reads the desired image file from a flash memory 305 and transmits it to the PC 400.
ＣＰＵ３０４は、パソコン４００から画像ファイルの送信要求を受信した場合に、送信が要求された画像ファイルをフラッシュメモリ３０５から読み出してパソコン４００へ送信する。 - 特許庁 - To provide a redundancy circuit for a NAND flash memory device that can solve a problem of a redundancy method using an existent fuse by using a redundancy cam for repair.
リダンダンシカムを用いてリペアすることにより、既存のヒューズを用いたリダンダンシ方法の問題点を解決することが可能なＮＡＮＤフラッシュメモリ素子のリダンダンシ回路を提供する。 - 特許庁 - At least part of data held in the flash memory is moved to the RAM at the stage where power is stably acquired from a power extracting circuit 30, for example.
このフラッシュメモリに保持された少なくとも一部のデータは、例えば電力抽出回路３０から持続して電力の取得が行われるようになった段階でＲＡＭに移動される。 - 特許庁 - To reduce test time when defect check of a bit line or a sense amplifier is performed in a wafer test of a NAND flash memory, and furthermore extremely reduce the test time through parallel processing of a plurality of chips.
NAND型フラッシュメモリのウェハテストに際してビット線またはセンスアンプの不良チェックを行う場合に、テスト時間を短縮し、複数チップの並列処理によりテスト時間を大幅に縮める。 - 特許庁 - After restoration from the failure, the recovery information stored in the flash memory 44 is returned to the RAM 43 and the pachinko machine 1 can re-start and continue the game as it was before the failure.
停電が解消すると、フラッシュメモリ４４に退避されていたリカバリ情報がＲＡＭ４３へ復帰され、パチンコ機１は停電発生前の状態から遊技を続行することができる。 - 特許庁 - A flash memory 101 has a start boot sector 201 storing start boot data, at least two boot sectors 202, 203 storing boot data, and a main sector storing main data.
フラッシュメモリ１０１は、起動ブートデータを格納する起動ブートセクタ２０１と、ブートデータを格納する少なくとも２のブートセクタ（２０２、２０３）と、メインデータを格納するメインセクタとを有して構成される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
