「flash memory」を含む例文一覧(4423)
＜前へ 1 2 .... 64 65 66 67 68 69 70 71 72 .... 88 89 次へ＞- A CPU 20 attaches to the image data region data representing the entire image from which the face has been extracted, the data for detection and data of an alteration detection program 26 stored in a flash memory 25.
ＣＰＵ２０は、顔が抽出された画像の全体を表す領域データ、検出用データ、およびフラッシュメモリ２５に格納された改竄検出プログラム２６のデータを、画像データに添付する。 - 特許庁 - To avoid the disadvantage that if defective blocks concentrate to a specified physical zone of a flash memory, the physical zone cannot ensure the required number of effective blocks.
本発明は、フラッシュメモリの特定の物理ゾーンに不良ブロックが集中した場合に、その物理ゾーンが必要とする有効ブロックの数を確保できなくなることを回避できるようにする。 - 特許庁 - A command identification part 1a of a host interface 1 identifies a command from a host H and judges whether or not the operation of a flash memory control part 2 is required for a response to the command for every command.
ホストインタフェース1のコマンド識別部1aがホストHからのコマンドを識別して、コマンドに対する応答にフラッシュメモリ制御部2の動作を要するかどうかを、コマンドごとに判断する。 - 特許庁 - To provide a manufacturing method of a flash memory element capable of increasing a formation region of a floating gate, with no decrease of gap fill margin of an element separation film within a limited area.
限られた面積の下で素子分離膜のギャップフィルマージン減少なしにフローティングゲートの形成領域を増加させることが可能なフラッシュメモリ素子の製造方法を提供す。 - 特許庁 - To stabilize erase characteristics of a flash memory cell, suppress increase of power consumption in switching from write operation to the erase operation and make the switching operation faster.
フラッシュメモリセルの消去特性の安定化を図ると共に書き込み動作から消去動作に切り替える際の消費電力の増大を抑制し、かつ切り替え動作を高速化する。 - 特許庁 - In a recording medium M, when the compressed data of an MP 3 format is read from a flash memory FM, a controller CTRL causes an MP 3 decoder to decode the data, and then send it to a deterioration circuit.
録音媒体Ｍにおいて、ＭＰ３フォーマットの圧縮データをフラッシュメモリＦＭから読出すときには、コントローラＣＴＲＬでＭＰ３デコーダにより復元し、続いて劣化回路へ送る。 - 特許庁 - In a digital camera, that reproduces and displays an image of image data stored in a storage medium, each of image data is in cross- reference with time information and stored in a flash memory.
記憶媒体に記憶された画像データに基づいて画像を再生表示するデジタルカメラにおいて、各画像データには時間情報が対応付けられて、フラッシュメモリに記憶される。 - 特許庁 - To minimize trap phenomenon, in which charges are confined in an insulating layer on an element isolation structure, and prevent interference between bit lines, in the method for manufacturing flash memory device.
フラッシュメモリ素子の製造方法において、素子分離構造上の誘電体層に電荷が閉じ込められるトラップ現象を最小限に抑えてビット線間の干渉を防ぐようにする。 - 特許庁 - After acquisition of the target value of distortion quantity, it reads out a distortion correction parameter corresponding to the acquired target value of distortion quantity from a flash memory 118 (step S604).
歪量目標値を取得した後、マイクロコンピュータ１１６は、取得した歪量目標値に対応した歪補正パラメータをＦｌａｓｈメモリ１１８から読み出す（ステップＳ６０４）。 - 特許庁 - To provide a technique which can prevent data change without providing a storage capacity exclusive for the prevention in a flash memory and suppressing data loss.
フラッシュメモリにおいて、データ変化を防止するための専用の記憶容量を設けなくても、当該防止を可能にするとともに、データ消失を抑制可能な技術を提供することを目的とする。 - 特許庁 - To provide a flash memory device, a data programming method thereof and a data erasing method which can raise the chip integration degree and facilitate the data programming operation and data erasing operation.
チップの集積度を高め、データプログラム動作及びデータ消去動作を容易に行うことができるフラッシュメモリ装置並びにそのデータプログラム方法及びデータ消去方法を提供する。 - 特許庁 - The CPU 34 confirms a detected result by the microswitch 64 when image data are acquired and records the image data to the flash memory 66 when the slot cover is not at the closing position.
ＣＰＵ４７は、画像データが取得された際に、マイクロスイッチ６４の検出結果を確認し、スロットカバーが閉じ位置にない状態では、画像データをフラッシュメモリ６６に記録する。 - 特許庁 - The CPU 2, both flash memories 3 and 4, the buffer memory 5, both memories 6 and 7 for logical/physical address conversion and the ECC circuit 8 are connected to one another through a system bus 11.
ＣＰＵ２と、両フラッシュメモリ３、４と、バッファメモリ５と、両論理／物理アドレス変換用メモリ６、７と、ＥＣＣ回路８とは、システムバス１１を介して互いに接続されている。 - 特許庁 - The EEPROM cell gate voltage generating circuit for memory brings the n EEPROM cells into rewritable state at the time of writing a new data of the flash type EEPROM.
記憶用ＥＥＰＲＯＭセルゲート電圧生成回路は、フラッシュ型ＥＥＰＲＯＭのデータを新しく書込み時にｎ個の記憶用ＥＥＰＲＯＭセルを書き込み可能な状態にする。 - 特許庁 - The control unit 16 having a timer settles the value of heat loading accumulated in flash memory by integration of the values of temperature obtained from temperature sensor through time.
制御ユニット１６はタイマーを持っていて、温度センサーから得た温度の値を時間に関して積分することによって、フラッシュメモリの蓄積された熱負荷の値を確立できるようになっている。 - 特許庁 - After the reception of the images is circulated, the photographing is made available (figure (c)) and when photographing operations are conducted, the 64 images including the photographed images are stored in a flash memory (figure (d)).
また、画像の取込が１巡すると撮影可能となり（図３（ｃ））、撮影操作が行なわれると、撮影された画像を含む６４枚の画像がフラッシュメモリに記録される（図３（ｄ））。 - 特許庁 - To disclose a method for manufacturing a flash memory element capable of improving a threshold voltage disturbance (Vtdisturbance) by reducing a stress applied to a cell by minimizing an interference phenomenon between gate lines.
本発明は、ゲートライン間の干渉現象を最小化し、セルに加えられるストレスを減らし、しきい値電圧障害(Vtdisturbance)を改善することができるフラッシュメモリ素子の製造方法を開示する。 - 特許庁 - At least, the home server 3 being one of the plurality of information storage devices is provided with a flash memory 20 for storing the file management information of all of the information storage devices.
複数台の情報記憶装置のうち少なくとも１台のホームサーバ３には、全ての情報記憶装置のファイル管理情報を記憶するフラッシュメモリ２０が設けられている。 - 特許庁 - Multi-level cells of a flash memory are programmed collectively using data and redundancy bits at each significance level, wherein data and redundancy bits at each significance level are preferably different in number.
マルチレベルのフラッシュメモリのセルは、各有意レベルでのデータと余剰ビットとを用いて集合的にプログラムされ、好ましくは各有意レベルにおけるデータと余剰ビットとの数が異なる。 - 特許庁 - The fiscal information to be written to the fiscal memory 6 is also written to first and second backup memories 10a and 4a formed in respective partial areas of the flash memories 10 and 4.
フィスカルメモリ６に書き込まれるフィスカル情報は、各フラッシュメモリ１０、４の一部の領域に形成されている第１および第２バックアップ用メモリ１０ａ、４ａにも書き込まれる。 - 特許庁 - To provide a flash memory device in which difference of threshold value voltage between cells of the same word line caused by separation distance to a row selecting circuit is decreased, and also to provide a method for programming the same.
行選択回路との離隔距離によって生ずる同一のワードラインのセル間のしきい値電圧差を減らすことができるフラッシュメモリ装置およびそのプログラム方法を提供する。 - 特許庁 - When the power supply is returned, the recovery information saved in the flash memory 44 is returned to the RAM 43, so that the Pachinko machine 1 can continue the play from the state of before the power failure.
停電が解消すると、フラッシュメモリ４４に退避されていたリカバリ情報がＲＡＭ４３へ復帰され、パチンコ機１は停電発生前の状態から遊技を続行することができる。 - 特許庁 - To provide a device for updating data, capable of updating an execution program and table data stored in a flash memory with a DSP read in when started up, via a serial communication interface.
ＤＳＰが起動時に読込まれるフラッシュメモリに記憶される実行プログラムやテーブルデータを汎用のシリアル通信インターフェースを介して更新可能なデータ更新装置を提供する。 - 特許庁 - A read/write part 102 is controlled so as to newly store only updated information through a managing part different for each information in the case of writing new information in a flash memory 101.
フラッシュメモリ１０１に新たな情報を書き込む際に、情報毎に異なる管理部が更新された情報だけを新たに蓄積するようにリード・ライト部１０２を制御する。 - 特許庁 - When the write time calculated in the write time calculation section 11 exceeds predetermined time, the device control section 12 selects RAM 16b instead of the flash memory 16a and data are written.
デバイス制御部１２は、書き込み時間計算部１１で算出された書き込み時間が所定時間を越える場合に、フラッシュメモリ１６ａに代えてＲＡＭ１６ｂを選択してデータを書き込む。 - 特許庁 - The firmware rewriting software performs serial communication according to the firmware writing procedure of the microcontroller 1 to feed new firmware and rewrites the content of the flash memory built in the microcontroller.
ファームウェア書換えソフトウェアは、マイクロコントローラ１のファームウェア書込み手順に沿ってシリアル通信を行って新しいファームウェアを送り込み、マイクロコントローラ内蔵フラッシュメモリの内容を書換える。 - 特許庁 - A number 31 is an address control part which generates a physical address, a number 6 is a Vpp generation circuit which is a writing power source of the flash memories, a number 71 is a memory address bus and a number 72 is a data bus.
３１は物理アドレスを発生するアドレス制御部、６はフラッシュメモリの書き込み電源であるＶｐｐ発生回路、７１はメモリアドレスバスであり、７２はデータバスである。 - 特許庁 - Furthermore, with the completion of the preparatory process the processor 10 changes a location from which it obtains the group of instructions about the OS from the flash memory 14 to the DRAM 13 and continuously executes the OS.
さらに、プロセッサ１０は、準備処理の完了に応じてＯＳに関する命令群の取得先をフラッシュメモリ１４からＤＲＡＭ１３に切り替えてＯＳを継続的に実行する。 - 特許庁 - The extended apparatus 220 is electrically connected to the controller 210 and one or more flash memory devices 230 and 231, and configured to temporarily store data, and to ensure consistency of the data, and to show the processing state.
拡張器２２０は、コントローラー２１０と一つ以上のフラッシュメモリ装置２３０、２３１に電気的に接続されて、データを一時的に保存し、データを整合して、処理状態を示す。 - 特許庁 - In the power application, the spin-drying flag is read from a flash memory (S22), and when it is "0", there is no possibility that the drum is rotated by inertia, so that the door lock is immediately released (S27).
電源投入時にはフラッシュメモリから脱液フラグを読み出し（Ｓ２２）、それが「０」である場合にはドラムが惰性回転しているおそれがないのですぐにドアロックを解除する（Ｓ２７）。 - 特許庁 - The flash memory 101 has the start boot sector 201 storing the start boot data, at least two boot sectors (202, 203) storing the boot data, and the main sector storing the main data.
フラッシュメモリ１０１は、起動ブートデータを格納する起動ブートセクタ２０１と、ブートデータを格納する少なくとも２のブートセクタ（２０２、２０３）と、メインデータを格納するメインセクタとを有して構成される。 - 特許庁 - When conversion command information 25 is input from a relay chamber 30, the fail-safe CPU 13 stores the content thereof with an error detection symbol at a plurality of addresses of the flash memory 15.
フェールセーフＣＰＵ１３は、リレー室３０から転換指令情報２５が入力されたとき、その内容をフラッシュメモリ１５の複数番地に誤り検出符号を付けて記憶する。 - 特許庁 - The received data can also be reproduced completely even through service interruption occurs after the data transfer is finished by writing unthinned residual image data to the flash memory after the communication is over.
また、通信終了後に、間引かなかった残りの画像データをフラッシュメモリに書き込むことで、データ転送終了後に停電が発生しても、受信データを完全に再現することができる。 - 特許庁 - A communication interface 105 transfers the control program from the external device to a flash memory 102 via an external controller 106, and the transfer state is stored in an EEPROM 104.
通信インターフェース１０５により外部装置から外部コントローラ１０６を介してフラッシュメモリ１０２に制御プログラムを転送し、その転送状態をＥＥＰＲＯＭ１０４に記憶する。 - 特許庁 - To provide a logical volume management method for a storage system, capable of suppressing increase of a data rewriting frequency by shortening a data complete erasure time of a logical volume on a flash memory drive.
フラッシュメモリドライブ上の論理ボリュームのデータ完全消去時間を短縮し、データ書き換え回数の増加を抑制することができるストレージシステムの論理ボリューム管理方法を提供する。 - 特許庁 - At the time, when a plurality of image data are stored in the flash memory 23, these plurality of image data are successively displayed while switching them at preset fixed time interval.
この際、フラッシュメモリ２３に複数の画像データが記憶されている場合には、これら複数の画像データを予め設定されている一定時間間隔で切り換えながら順次表示する。 - 特許庁 - A database 2 in which an address 1 on an RAM of application data is associated with backup data 4 on a flash memory is constructed, and one variable ID is set with respect to one variable.
アプリケーションデータのＲＡＭ上でのアドレス１とフラッシュメモリ上のバックアップデータ４を対応付けるデータベース２を構築し、一変数に対してひとつの変数ＩＤを設ける。 - 特許庁 - When the storage capacity of a flash memory is reduced, identification information of the corresponding display image is made to correspond to the input insertion image and transmitted to the body apparatus (S19).
表示装置は、フラッシュメモリの記憶容量が少なくなった場合、入力された挿入画像に、対応する表示画像の識別情報を対応付けて、本体機器に送信する（Ｓ１９）。 - 特許庁 - The 1st ECU 10 receives the sum value calculation command, calculates the sum value of data stored in a flash memory 13 and transmits the sum value to the 2nd ECU 20 through the line L1.
第１ＥＣＵ１０では、サム値算出指令を受けてフラッシュメモリ１３内のデータのサム値を算出し、その後、そのサム値を多重通信線Ｌ１を介して第２ＥＣＵ２０に送信する。 - 特許庁 - When the contents with the time limit stored in a personal computer or the like are stored in the flash memory 80 of a portable device 6, time information T at the point of time is stored together as well.
パーソナルコンピュータなどに記憶されている期限の制限付きのコンテンツがポータブルデバイス６のフラッシュメモリ８０に記憶される際、その時点での時刻情報Ｔも一緒に記憶される。 - 特許庁 - To provide a flash memory element which can ensure a high coupling ratio between a floating gate and a control gate, and easily improve reliability; and to provide a method of manufacturing the same.
フラッシュメモリ素子において、フローティングゲートとコントロールゲート間の高いカップリング比を確保すると共に信頼性の向上をはかるのに容易なフラッシュメモリ素子及びその製造方法を提供する。 - 特許庁 - The control circuit 2 reads image management data from a disk, writes the read image management data to the flash memory 7 and gives a flag rewrite command to the flag processing circuit 8.
制御回路２は、ディスクから画像管理データを読み出し、読み出した画像管理データをフラッシュメモリ７に書き込んだ後、フラグ処理回路８に対しフラグ書換え指令を発する。 - 特許庁 - A normality decision means 24 verifies normality of the file by a checksum, and writes contents of the file into a nonvolatile flash memory (a storage means) 26 only when normality.
正常性判断手段２４はそのファイルの正常性をチェックサムによって検証し、正常な場合にだけそのファイルの内容を不揮発性のフラッシュメモリ（保存手段）２６に書き込む。 - 特許庁 - In photographing, the correction data are read from the flash memory, the correction data are subtracted from image data for each horizontal line by an arithmetic processing circuit, and shading correction in a horizontal direction is performed.
撮影時には、フラッシュメモリから補正データが読み出され、演算処理回路によって画像データから補正データが水平ラインごとに減算され、水平方向のシェーディング補正がなされる。 - 特許庁 - An INDEX 30 is memorized in a flash memory 11 of a DSC (Digital Still Camera) 1, in which setting values of camera setting suitable for photographing in each imaging point at various imaging points beforehand.
ＤＳＣ１のフラッシュメモリ１１に、予め様々な撮影ポイントごとに、各撮影ポイントでの撮影に適したカメラ設定の設定値が記されたＩＮＤＥＸ３０を記憶させておく。 - 特許庁 - The flash memory 20 stores an initial control program P1 as a control program, and an air conditioning nonuse record data D1 relating to a time zone when the air conditioner 1 is not utilized.
フラッシュメモリ２０は、制御プログラムである初期制御プログラムＰ１、空調装置１が利用されていない時間帯に関する空調不使用履歴データＤ１を格納している。 - 特許庁 - To provide a voltage generator for a flash memory device in which low voltage detection and regulation can be performed accurately without being affected by the change of a process or power source voltage.
温度、工程または電源電圧の変化にも影響を受けなく正確に低電圧検出及びレギュレーションすることが可能なフラッシュメモリ装置用電圧生成器を提供すること。 - 特許庁 - An adding and subtracting circuit 4 subtracts and adds external digital data S1 held in an input register 2 and conversion error correction data S2 stored in a flash memory 3, and obtains correction digital data S3.
加減算回路４は、入力レジスタ２に保持された外部ディジタルデータＳ１とフラッシュメモリ３に記憶されている変換誤差補正データＳ２とを加減算して補正ディジタルデータＳ３を得る。 - 特許庁 - A processing device as the hardware such as a CPU, a ROM, a RAM and a flash memory constituting the intra box 200, is constituted of an independent processing device different from the control device.
イントラボックス２００を構成するＣＰＵ、ＲＯＭ、ＲＡＭ、およびフラッシュメモリ等のハードウェアとしての処理装置は、制御装置とは異なる独立した処理装置で構成されている。 - 特許庁 - In that case, an adjustment time can be shortened and the operation can be stabilized by performing the tilt angle adjustment centering a tilt angle adjustment value pre-stored in a flash memory 9.
その際、あらかじめフラッシュメモリ９に保存されたチルト角調整値を中心にしてチルト角調整を行うことにより、調整時間の短縮と動作の安定を可能にする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
