「input buffer」を含む例文一覧(1992)
＜前へ 1 2 .... 23 24 25 26 27 28 29 30 31 .... 39 40 次へ＞- An image of an eye 1 picked up by an imaging element 15 is once held in an image input buffer 16 before transferred to an image storage part 20 upon instruction from a transfer control part 30.
撮像素子１５で撮影された目１の画像は、画像入力バッファ１６に一旦保持された後、転送制御部３０からの指示により、画像記憶部２０に転送される。 - 特許庁 - To turn off a transistor on the pull-up side at high speed when a mode is switched from an output mode to an input mode in a semiconductor device equipped with a tolerant buffer circuit.
トレラントバッファ回路を備えた半導体装置において、出力モードから入力モードに切り替わったとき、プルアップ側のトランジスタを高速にオフ状態とする装置の提供。 - 特許庁 - When each photographing is completed, transfer of input image data created by the photographing from an image buffer to an image memory is started respectively (time t1, t2 and t3).
各回の撮影が完了すると、当該撮影によって生成された入力画像データの画像バッファから画像メモリへの転送がそれぞれ開始される（時刻ｔ１，ｔ２，ｔ３）。 - 特許庁 - To provide a buffer circuit that outputs an output signal at an intended duty ratio (target duty ratio) substantially independently of distortions of AC components of input signals.
入力信号の交流成分の歪み等の影響をなるべく受けることなく、本来のデューティー比（目標デューティー比）で出力信号を出力することのできるバッファ回路を提供する。 - 特許庁 - The input buffer circuit 21 outputs an H-level data strobe signal DQSb and outputs an L-level data strobe signal DQSb, based on the preamble output from a memory 11.
入力バッファ回路２１は、Ｈレベルのデータストローブ信号ＤＱＳｂを出力し、メモリ１１から出力されるプリアンブルに基づいてＬレベルのデータストローブ信号ＤＱＳｂを出力する。 - 特許庁 - The input/output buffer is connected between all or some of the memory chips and each of the penetration electrodes, and selectively activated based on condition of the penetration electrodes.
入出力バッファは、前記メモリチップの全部又は一部と前記貫通電極の各々との間に結合され、前記貫通電極の状態に基づいて選択的に活性化する。 - 特許庁 - To provide a current mode logic buffer circuit in which an output signal from an output is prevented from being oscillated even in an input open state while suppressing a circuit area small.
回路面積を小さく抑えたまま、入力が開放された状態にあっても、出力からの出力信号の発振の防止が図られたカレントモードロジックバッファ回路を提供する。 - 特許庁 - When the text of a character string which does not include Chinese characters is inputted to a text input part 11, a morpheme analysis 21 is performed by referring to a word dictionary 28 and a word registering buffer 26.
テキスト入力部１１に漢字を含まない文字列のテキストが入力されると、単語辞書２８と単語登録バッファ２６を参照して形態素解析２１を行なう。 - 特許庁 - To provide an input buffer circuit and a semiconductor memory provided therewith, which enables recovery from a refresh operation with a reduced current consumption at refreshing.
リフレッシュ動作からの復帰を可能にすると共に、リフレッシュ動作時における消費電流を低減した入力バッファ回路及びそれを備えた半導体記憶装置を提供する。 - 特許庁 - To enable supplying sufficient power to input/output buffer circuits to which power supply voltages of different voltage levels are supplied, in a smaller power-supply wiring space than before.
複数の電圧レベルの電源電圧が供給される入出力バッファ回路に対して、従来よりも少ない電源配線スペースで十分な電源供給を可能にする。 - 特許庁 - Among a plurality of frame images [1] to [5] input to a buffer memory 5, a data processing circuit 6 applies motion compensation processing to the frame [2] with the frame [1] a reference to obtain a frame [2]r.
バッファメモリ５に入力された複数のフレーム画像［１］〜［５］に対して、データ処理回路６は、フレーム［１］を基準として、フレーム［２］に動き補償処理を施し、フレーム［２］ｒを得る。 - 特許庁 - Consequently, the timing intervals of the transmission of cells from the input line to the crossbar type switch 110 are made wider than normal timing intervals to eliminate the need for the buffer in the output line part.
これにより、入力回線からクロスバー型スイッチ１１０へセルを送出するタイミング間隔を、通常のタイミング間隔よりも広げることで、出力回線部内のバッファを不要とする。 - 特許庁 - To provide a synchronous semiconductor device, the power consumption of which is reducible without causing stoppage of an input buffer operation or an internal clock, in response to deactivation of a chip select signal.
チップセレクト信号の非活性化に応答して、入力バッファの動作や内部クロックを停止させることなく消費電力を低減可能な同期式半導体装置を提供する。 - 特許庁 - The input buffer 21 amplifies the differential signal which is inputted while performs differential single end conversion to output a reception data signal having an enough amplitude for detecting amplitude.
入力バッファ２１は、入力される差動信号を増幅するとともに差動−シングルエンド変換を行って、振幅検出に十分な振幅を持つ受信データ信号を出力する。 - 特許庁 - At the input/output processing request, a firmware request processing part 3A accesses the data buffer in the notified location to acquire the data and writes the data as a file on a disk 5 (S6).
ファームウェア要求処理部３Ａは、入出力処理要求に従い、通知される位置のデータバッファにアクセスしてデータを取得し、ディスク５上にファイルデータ書込みを行う（Ｓ６）。 - 特許庁 - A rate control circuit 116 reads buffer at a rate higher than an input rate and a recording medium 118 records the read image data via a recording processing circuit 117.
レート制御回路１１６は入力レートよりも高いレートでバッファを読み出し、読み出された画像データは記録処理回路１１７を介して記録媒体１１８に記録される。 - 特許庁 - A sound source 10 records analytical waveform data of respective formant components, extracted by inputting an input speech to band-pass filters BPF1 to BPF8 in a buffer BUF, when mode value Mode is [1].
音源１０は、モード値Ｍｏｄｅ：「１」では入力音声をＢＰＦ１〜ＢＰＦ８に入力して抽出した各フォルマント成分の分析波形データをバッファＢＵＦに記録する。 - 特許庁 - To restore a POS terminal device without system down when the cause of falling into the disabled state of an operation input from an operation part is a buffer full, etc., caused by something except a hardware fault.
操作部からの操作入力が不能状態に陥ったときにその原因がハードウェア障害以外に起因するバッファフル等の場合にはシステムダウンさせることなく復旧を可能にする。 - 特許庁 - A retrieval part 5 retrieves the appearance position of a partial symbol string out of the symbol string inputted by the input part 2 in the symbol string stored in the buffer part 3 by using the index part 4.
検索部５は、入力部２で入力された記号列の部分記号列についてバッファ部３に記憶されている記号列中での出現位置を索引部４を用いて検索する。 - 特許庁 - To provide a frame exchange where a low operating frequency of a bus is selected and a cell loss rate is decreased more than that of an ATM exchange adopting a conventional input buffer system.
バスの動作周波数を抑え、かつ、セル損失率を従来の入力バッファ方式を用いたＡＴＭ交換機構よりも低く抑えることのできるフレーム交換装置を提供する。 - 特許庁 - A buffer provided between processing sections A, B comprises shift registers 10, 20, an input selector section 30, an output selector section 40, a write control section 50 and a read control section 60.
処理部Ａ，Ｂ間に設けられるバッファは、シフトレジスタ１０、２０と、入力セレクタ部３０、出力セレクタ部４０と、書き込み制御部５０、読み込み制御部６０とで構成される。 - 特許庁 - Meanwhile, a buffer 24 which is connected in the line from the CPU 15 to the CPU 1 consists of a CMOSIC, etc., that has no a protective diode functioning to a power supply against the input terminal.
また、電源オンＣＰＵ１５から省エネ制御されるメイン制御用ＣＰＵ１へのバッファ２４を入力端子から電源側への保護ダイオードの無いＣＭＯＳＩＣなどで構成する。 - 特許庁 - The plotting circuit is provided with a data buffer 42 directly connected to the input/output terminals of a video memory 20, and the reading of plotting pattern data and the writing of the plotting pattern data in a plotting area are performed as a series of operations.
ビデオメモリ２０の入出力端に直結させてデータバッファ４２を備え、描画パターンデータの読み出しと描画領域への書き込みとを一連の動作として実行させる。 - 特許庁 - When the reception of print data from any one of the input ports 31 to 33 is started, a control means 13 determines whether the print data is stored in the reception buffer or a storage means.
制御手段１３は、いずれかの入力ポート３１〜３３から印刷データの受信を開始する際に、該印刷データを受信バッファに保存するか記憶手段に保存するか選択する。 - 特許庁 - Second power-supply wiring LVL is connected to second circuits LC of the input/output buffer circuits BF and supplies a second power-supply voltage VCC2 to the second circuits LC.
第２の電源配線ＬＶＬは、入出力バッファ回路ＢＦの第２の回路部分ＬＣと接続され、第２の回路部分ＬＣに第２の電源電圧ＶＣＣ２を供給する。 - 特許庁 - When the reception of print data from any one of the input ports 31 to 33 is started, control means 13 determines whether the print data are stored in the reception buffer or storage means.
制御手段１３は、いずれかの入力ポート３１〜３３から印刷データの受信を開始する際に、該印刷データを受信バッファに保存するか記憶手段に保存するか選択する。 - 特許庁 - A hearing aid 100 includes: a sound input part 101; a sound buffer 103; first and second direction adjustment parts 104 and 105; a hearing processing part 107; and a sound output part 102.
本補聴器１００は、音声入力部１０１と、音声バッファ１０３と、第１・第２方向調整部１０４，１０５と、補聴処理部１０７と、音声出力部１０２と、を備えている。 - 特許庁 - A voltage having unstable output is thereby prevented from being applied to an input buffer of the authentication circuit, whereby a malfunction or the like of the authentication circuit which is a conventional problem is solved.
これにより、出力が不定となる電圧が認証回路の入力バッファに印加されないようにしたので、従来問題であった認証回路の誤動作等を解消できる。 - 特許庁 - Moreover, a bypass signal line 52 is provided in the display section 500 and the bypass signal line 31 is connected to an input terminal of an auxiliary signal line output buffer 32.
さらに、表示部５００内に表示部内バイパス信号線５２を備え、ソースドライバ内バイパス信号線３１と予備信号線出力バッファ３２の入力端子とを接続する。 - 特許庁 - The data output buffer block outputs the fail code to the outside through an input/output pin synchronizing with a read enable-signal during an activation section of a fail bit read instruction signal.
データ出力バッファブロックはフェイルビット読み出し命令信号の活性化区間の間、前記フェイルコードを読み出しイネーブル信号に同期して、入出力ピンを通じて外部に出力する。 - 特許庁 - The character processor is composed of a computer and when a procedure for character processing is started, a reading character string is inputted (S1) and stored in an input buffer (S2).
文字処理装置１は、コンピュータにより構成され、文字処理の手順が開始されると（開始）、読み文字列が入力され（Ｓ１）、入力文字列が入力バッファに記憶される（Ｓ２）。 - 特許庁 - When a flash memory of dual work is constituted using two chips of the memory device, the input buffer 13 and an address signal A19 processing logic circuit 14 are set to a enable-state.
同記憶装置を２チップ用いて、デュアルワークのフラッシュメモリを構成する場合は、入力バッファ１３及びアドレス信号A19加工論理回路１４がイネーブル状態に設定される。 - 特許庁 - An inversion buffer IC1 outputs a zero-cross signal in accordance with whether the photocoupler input current If has increased up to a zero-cross signal threshold (a value smaller than the current limit value) or higher.
反転バッファＩＣ１は、ゼロクロス信号閾値（電流制限値より小さい値）以上にフォトカプラ入力電流Ｉｆが増加したか否かに応じてゼロクロス信号を出力する。 - 特許庁 - A data line shift circuit 17 performing data line shift control by which a defective data line is evaded by a fuse circuit 20 is provided between each data buffer and data input/output terminal IO.
各データバッファとデータ入出力端子ＩＯの間には、フューズ回路２０により不良データ線を避けるデータ線シフト制御を行うデータ線シフト回路１７が設けられる。 - 特許庁 - The class AB buffer amplifier has a comparator unit for comparing the input voltage with the output voltage on the output node, to generate the first and second signals from the comparison result.
ＡＢ級バッファ増幅器は、入力電圧および出力ノードの出力電圧を比較し、その比較結果を第１および第２信号として発生させる比較部をさらに具備する。 - 特許庁 - The distortion correcting part 2 includes an interpolation relation generating part 12 for performing an interpolation arithmetic operation by using interpolation relations corresponding to density data stored in an input line buffer 8.
歪補正部２には、入力ラインバッファ８に格納された濃度データに対応する補間関係を用いることにより補間演算する補間関係生成部１２が設けられている。 - 特許庁 - A second buffer controls the voltage level at the output terminal in response to an input signal if the voltage level of the reference voltage signal is lower than the voltage level of the first voltage.
第２バッファは、前記基準電圧信号の電圧レベルが前記第１電圧の電圧レベルより低ければ、入力信号に応答して前記出力端の電圧レベルを制御する。 - 特許庁 - A ring buffer 9 accumulates only the packets of the priority class A if the quantity of the packets destined to its own node device input from the packet ring exceeds a second threshold (larger than the first threshold).
リングバッファ部９は、パケットリングから入力してくる自ノード装置宛のパケットの量が第２閾値（第１閾値より大きい）を超えると優先クラスＡのパケットのみを蓄積する。 - 特許庁 - The detection unit outputs a regulation signal, according to a comparison result between a specific reference signal, corresponding to an input digital signal and an output voltage outputted from the buffer unit.
検出ユニットは、入力デジタル信号に対応する特定参照電圧とバッファユニットから出力された出力電圧との比較結果にしたがって、調整信号を出力する。 - 特許庁 - In the on-vehicle camera system for video display, the video signals of video images photographed by a plurality of cameras are inputted as interlace signals and successively stored in an input buffer by a field unit.
車載映像表示用カメラシステムでは、複数のカメラで撮影された映像の映像信号がインターレス信号として入力され、入力バッファにフィールド単位で順次記憶される。 - 特許庁 - The input buffer circuit 30 is a circuit operated by a bias voltage PLV generated in a bias voltage generation circuit 100 and a bias voltage NLV at a higher level than that.
入力バッファ回路３０は、バイアス電圧生成回路１００で生成されたバイアス電圧ＰＬＶ及びこれよりもレベルの高いバイアス電圧ＮＬＶにより動作する回路である。 - 特許庁 - To prevent recording to a recording medium from being discontinuous due to overwrite of data onto recording data in a buffer memory and to minimize deterioration in an input signal resulting from excess compression.
バッファメモリ内の記録データが上書きされ、記録媒体への記録が不連続になるのを防止し、かつ過度の圧縮による入力信号の劣化を必要最小限に抑える。 - 特許庁 - To manufacture a semiconductor integrated circuit device in which three kinds of power supply voltages are used with optimized thickness of a gate oxide film of a transistor to be used for an input/output buffer.
３種類の電源電圧が使用される半導体集積回路装置において、入出力バッファに用いられるトランジスタのゲート酸化膜厚を最適化して製造する。 - 特許庁 - The image data conversion circuit comprises a means for inputting data of raster formant, and changes a region being stored in an image conversion buffer depending on the bit width of data being inputted by the input means.
ラスタ形式のデータを入力する入力手段と、前記入力手段により入力される前記データのビット幅に応じて、画像変換バッファに格納する領域を変化させる。 - 特許庁 - First power-supply wiring HVL is connected to first circuits HC of the input/output buffer circuits BF and supplies a first power-supply voltage VCC1 to the first circuits HC.
第１の電源配線ＨＶＬは、入出力バッファ回路ＢＦの第１の回路部分ＨＣと接続され、第１の回路部分ＨＣに第１の電源電圧ＶＣＣ１を供給する。 - 特許庁 - This recorder is provided with a first buffer memory 1 for storing an input signal, a means 2 for measuring a data occupancy amount of the first buffer memory, intermittently performs recording processing in accordance with the data occupancy amount of the first buffer memory, reproduces recorded data and detects an recording error when the recording processing is stopped, and records record data again when the recording error occurs.
入力信号を蓄積する第１のバッファメモリ１と、第１のバッファメモリのデータ占有量を測定する手段２とを備え、第１のバッファメモリのデータ占有量に応じて間欠的に記録処理を行い、記録処理の停止期間において記録データの再生処理および記録エラー検出処理を行い、記録エラーが発生した場合、記録データを再度記録する。 - 特許庁 - This device is provided with a first buffer memory 1 accumulating input signals and a means 2 measuring data occupancy quantity of the first buffer memory, the device performs record processing intermittently in accordance with data occupancy quantity of the first buffer memory, performs reproduction processing and record error detection processing of record data in a stop period of record processing, and when a record error is caused, the record data is recorded again.
入力信号を蓄積する第１のバッファメモリ１と、第１のバッファメモリのデータ占有量を測定する手段２とを備え、第１のバッファメモリのデータ占有量に応じて間欠的に記録処理を行い、記録処理の停止期間において記録データの再生処理および記録エラー検出処理を行い、記録エラーが発生した場合、記録データを再度記録する。 - 特許庁 - The control circuit controls a corresponding write buffer so as to selectively hold data supplied to the external input circuit in the corresponding write buffer during a period of time for the refresh operation and the read operation of a corresponding memory bank, and control the corresponding write buffer to supply data to the corresponding memory bank after the completion of the refresh operation and the read operation of the corresponding memory bank.
制御回路は、対応するメモリバンクのリフレッシュ動作と読み出し動作の期間に、外部入力回路に供給されたデータを対応するライトバッファに選択的に保持させる様に、対応するライトバッファを制御し、対応するメモリバンクのリフレッシュ動作と読み出し動作の完了後に、対応するメモリバンクにデータが対応するライトバッファに供給するよう制御する。 - 特許庁 - The backup is created in media 107 which can be taken out while recording data in a fixed recording device 105 by keeping on fetching input data 101 in a buffer 104 by using a stream controller 103 and transferring the same piece of the input data buffered in the buffer 104 to the fixed recording device 105 and a backup device 106 by using the stream controller 103.
入力データ１０１をストリームコントローラ１０３を用いてバッファ１０４に取りこみつづけるとともに、バッファ１０４にバッファリングされている同一の入力データをストリームコントローラ１０３を用いて固定記録デバイス１０５及びバックアップデバイス１０６へ転送することによって、固定記録デバイス１０５にデータを記録しながら、取出し可能メディア１０７にもバックアップを作成する。 - 特許庁 - This microcomputer comprises an output buffer 2 temporarily storing debug information outputted to an input terminal 5 to which a fixed potential is applied from the outside; a latch circuit 3 fetching the fixed potential to be applied to the input terminal 5, and latching and outputting it for an internal circuit; and a control circuit 4 exclusively controlling the output operation of the output buffer 2 and the fetching operation of the latch circuit 3.
外部から固定電位が印加される入力端子５に対して出力するデバッグ情報を一時記憶する出力バッファ２と、入力端子５に印加される固定電位を取り込み内部回路向けにラッチ出力するラッチ回路３と、出力バッファ２の出力動作とラッチ回路３の取り込み動作とを排他的に制御する制御回路４とを備えている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
