「integrated method」を含む例文一覧(8526)
＜前へ 1 2 .... 161 162 163 164 165 166 167 168 169 170 171 次へ＞- This installation method of a suspension type boiler installs a steel frame column 3a and a girder 4a in an opening part A, after carrying in a heat transfer tube block 6 integrated with a furnace peripheral wall panel and a member including a heat transfer tube for constituting the boiler pressure-proof part from the opening part to the inside of a steel frame structure 1.
ボイラ耐圧部を構成する火炉周壁パネルと伝熱管を含む部材を一体化した伝熱管ブロック６を鉄骨構造１の内部へ開口部Ａから搬入した後に、前記開口部Ａに鉄骨柱３ａと大梁４ａを取り付ける吊り下げ式ボイラの据付方法である。 - 特許庁 - In this heat insulating structure of the heating furnace water-cooled post, composed of a laminated body of a plurality of inorganic fiber blankets, and its application method, each inorganic fiber blanket is folded into two through a first cramping tool, and the laminated body is integrated by a second cramping tool penetrated in the laminating direction of the laminated body.
複数の無機繊維ブランケットからなる積層体により形成される、加熱炉水冷柱の断熱構造およびその施工方法において、各無機繊維ブランケットは、第1締め付け具を挟んで２つ折りにされ、且つ、積層体は、積層体の積層方向に貫通させた別の第２締め付け具によって一体化される。 - 特許庁 - To provide an optical output controller and the control method thereof that can facilitate determination processing and control processing for an indication value and increase efficiency of table data stored in a memory regardless of materials and structures of a thin film heater and an optical waveguide and even when a plurality of single VOAs are integrated to high density.
薄膜ヒータや光導波路の材質や構造に関係なく、かつ複数の単一VOAを高密で集積した場合にも、指示値の決定処理や制御処理が簡便であり、さらにメモリに格納するテーブルデータの効率化も高めることが可能な光出力制御装置およびその制御方法を提供する。 - 特許庁 - The manufacturing method of the semiconductor integrated circuit device has processes of: removing a rear surface of a semiconductor wafer containing Si; depositing a metallic film which is oxidized more easily than Si; and thermally treating it in a range of ≤250°C and forming a compound with the metallic film between the metallic film and Si.
Ｓｉを含む半導体ウエハーの裏面を除去する工程と、Ｓｉよりも酸化されやすい金属膜を成膜する工程と、２５０℃以下の温度範囲で熱処理し、金属膜とＳｉとの間に金属膜とＳｉとの化合物を形成する工程と、を有することを特徴とする半導体集積回路装置の製造方法。 - 特許庁 - To provide a bridge on which a bridge face waterproofing construction method is applied capable of performing waterproofing construction in which the whole floor slab is integrated, providing satisfactory waterproofing performance, quickening construction speed, allowing the construction on a wet concrete face, reducing adverse effect on the environment because it has no toxicity and is safe, and realizing low cost.
床版全体が一体化した防水施工ができ、防水性能が良好で、施工速度が速く、湿潤コンクリート面への施工が可能で、毒性がなく安全で環境面での悪影響が少なく、コスト的にも優れることを特徴とする、橋面防水工法を施した橋梁の提供。 - 特許庁 - To provide a led terminal array, which enables electronic components to be transported by using a stick suitable for automatic mounting, a component- supplying jig, a hybrid integrated circuit device using the jig, a stick for transferring electronic components suitable for automatic mounting of electronic components, and a method and device for mounting electronic components using the stick.
自動実装に適したスティックを用いた搬送を可能にするリード端子アレイ、部品供給治具、及びこれを用いた混成集積回路装置、並びに電子部品の自動実装に適した電子部品搬送用スティック、さらにはこれを用いた電子部品実装方法及びその装置を提供する。 - 特許庁 - Fungi containing at least two essentially homologous DNA domains in a genome, wherein the domains are suitable for combining one or more kinds of copies of recombinant DNA molecules and contain copies in which at least two of the DNA domains comprise an integrated copy of a recombinant DNA molecule, and a method for producing the fungi are provided.
ゲノム内に少なくとも２つの実質的に相同なＤＮＡドメインを含み、該ドメインは組み換えＤＮＡ分子の１種以上のコピーを組み込むのに適しており、またこれらＤＮＡドメインの少なくとも２つが組み換えＤＮＡ分子の組み込まれたコピーを含む糸状菌、および該糸状菌の製造方法。 - 特許庁 - To provide a semiconductor integrated circuit device and its inspection method capable of specifying detailed causes of abnormal delay by extracting an abnormal portion indicating the abnormal delay such as variations in a delay time and capable of manufacturing a highly reliable semiconductor device having suppressed variations in semiconductor element performance.
遅延時間のバラツキなどの遅延異常を示す異常箇所を抽出して、遅延異常の詳細な原因を特定することができ、半導体素子の性能のバラツキが抑えられた信頼性の高い半導体装置を作製可能な半導体集積回路装置及びその検査方法を提供する。 - 特許庁 - To provide an apparatus for inspecting a semiconductor integrated circuit device, where a low cost can be realized by contacting a divided contactor with the entire surface of a wafer uniformly, by enabling each repair of this contactor, and by reducing manufacturing cost by yield improvement of the contactor in a wafer level burn-in, and to provide its manufacturing method.
ウェーハレベルバーンインにおいて、分割されたコンタクタをウェーハ全面に均一にコンタクトさせるとともに、このコンタクタ毎のリペアを可能とし、またコンタクタの歩留まり向上によって製造コストを低減し、低コスト化を図ることができる半導体集積回路装置の検査装置および製造方法を提供する。 - 特許庁 - The method has a laminating process, wherein Mg plates 1 containing Mg and Ni plates 2 containing Ni are alternately laminated to form a laminated body 31a, and a rolling and joining process, wherein the laminated body 31a is rolled to form a Mg-Ni laminating and mixing plate 32 consisting of Mg plates and Ni plates which are integrated in a thin walled state.
Ｍｇを含むＭｇ板１と，Ｎｉを含むＮｉ板２とを交互に積層して積層体３１ａを形成する積層工程と，積層体３１ａを圧延することにより，Ｍｇ板とＮｉ板とが薄肉化した状態で一体化したＭｇ−Ｎｉ積層混合板３２を形成する圧延接合工程とを有する。 - 特許庁 - To improve working efficiency by performing integrated works for each process with rewinding an adhesive tape for die-mounting rolled in a reel shape as it is and to provide a method for manufacturing a thin-type RFID label with fully protecting a wire from outside force by removing protrusion of a wire bonding part.
リール状に巻かれたダイマウント用粘着テープをテープのままで巻き戻しながら各工程を一貫作業で行うことにより作業効率を向上させると共に、ワイヤボンディン部の出っ張りをなくすることによりワイヤを外力から完全に保護しながら薄型のＲＦＩＤラベルを製造する方法を提供する。 - 特許庁 - To provide a manufacturing method of an integrated circuit for changing the rate of heat flow locally, by applying thin film made of each material for the sake of achieving different processing temperatures, particularly, when a wafer is heated at high temperatures, and changing material characteristics, such as emissivity, absorptivity, reflectivity, and so on.
集積回路を製造する方法であり、特にウェハを高温に加熱するとき、異なる加工温度を達成するために、各種物質の薄膜を塗布して、表面の一部の、放射率、吸収率、および反射率等の物質特性を変更することで、局所的に熱流を変更する方法を提供する。 - 特許庁 - To provide a floor material made from vinyl chloride for use in a floor construction method, and a floor structure using the floor material for remarkably shortening a construction period by using an integrated material of a waterproof layer and a surface layer beforehand through an intermediate resin layer to omit extra construction work without using an adhesive or the like.
予め防水層と表面層を中間の樹脂層を介して一体化したものを用いることにより、接着剤などを用いることなく余分な工事を省略し、工期を著しく短縮することが可能な床施工方法に用いられる塩化ビニル製床材及びこれを用いた床構造を提供する。 - 特許庁 - To provide an integrated circuit structure which increases the drive current of a fin FET and provides a room for a pitch which forms an STI region used for forming a germanium-containing film by increasing the germanium percentage of the fin FET obtained and reducing a defect of a germanium film, and to provide a method of manufacturing the same.
得られるフィンＦＥＴのゲルマニウム百分率を高くしてゲルマニウム膜の欠陥を少なくすることにより、フィンＦＥＴの駆動電流を高め、ゲルマニウム含有膜の形成に用いるＳＴＩ領域を形成するピッチに余裕を持たせる集積回路構造及びその製造方法を提供する。 - 特許庁 - To provide a semiconductor integrated circuit and its layout design method which can easily shield object wires without altering wiring when a signal wire is already arranged to a power supply wire or GND wire and a shield wire can not be connected directly to the power supply wire or GND wire.
電源配線またはＧＮＤ配線に既に信号配線が配置されており、直接的にシールド配線を電源配線またはＧＮＤ配線に接続できない場合に、配線を変更することなく容易に対象配線をシールドすることができる半導体集積回路およびそのレイアウト設計方法を提供する。 - 特許庁 - To prevent the appearance defectiveness caused by the shrinkage of a resin rib and to achieve weight reduction and cost reduction in a trim part for a vehicle which employs the whole or a part of a laminated structure composed of a foamed resin base material and the resin molded object integrated with the back side thereof, and its manufacturing method.
発泡樹脂基材とその裏面側に一体化される樹脂モールド体とからなる積層構造体を全体、あるいは一部に採用した自動車用内装部品並びにその製造方法において、樹脂リブの収縮歪みが原因となる外観不良を防止するとともに、軽量化、低コスト化を図る。 - 特許庁 - To provide the reliable fuse option circuit/method of an integrated circuit, which can reduce power consumption due to a fuse which will not be fused completely, by comparing the resistance values of a fused fuse and a reference fuse and generating a precise fuse option signal.
熔断処理されたヒューズと基準ヒューズとの抵抗値を比較して正確なヒューズオプション信号を生じることにより信頼性のある集積回路のヒューズオプション回路及び方法並びに、完全に熔断されないヒューズにより生じる電力消耗を減少させることができる集積回路のヒューズオプション回路及び方法を提供する。 - 特許庁 - This design method of a semiconductor integrated circuit has a step (a) for performing first simulation based on a ROM code, a step (b) for preparing layout data based on the ROM code, a step (c) for performing second simulation based on the layout data and a step (d) for comparing the result of the first simulation with the result of the second simulation.
ＲＯＭコードに基づいて第１のシミュレーションを行うステップ（ａ）と、ＲＯＭコードに基づいてレイアウトデータを作成するステップ（ｂ）と、レイアウトデータに基づいて第２のシミュレーションを行うステップ（ｃ）と、第１のシミュレーションの結果と第２のシミュレーションの結果との比較を行うステップ（ｄ）とを具備する。 - 特許庁 - To provide an optical semiconductor integrated element structure for avoiding problems in the structure such as overhanging growth over a mask due to a dielectric mask area and surface orientation dependency of growth speed of a buried regrowing layer and an increase in the growth speed at a mask end, and to provide its manufacturing method.
光半導体集積素子構造において問題となる、誘電体マスク面積や埋め込み再成長層の成長速度の面方位依存性に起因するマスク上への張り出し成長や、マスク端での成長速度増大を回避する光半導体集積素子構造およびその製造方法を提供する。 - 特許庁 - In this ink filling method, the ink can be filled in the ink housing vessel for containing the ink to be supplied to the inkjet recording head by preventing the bubble from entering or staying in the inner passage of the recording head in the ink cartridge having integrated therein the inkjet head and the ink housing vessel.
本発明のインク充填方法によれば、インクジェット記録ヘッドおよび該記録ヘッドへ供給されるインクを保持するためのインク収容容器を一体で備えたインクカートリッジの該記録ヘッド内部経路に気泡が混入し、残留することなく、インクを充填することが可能なインク充填方法を提供することができる。 - 特許庁 - The method for manufacturing an integrated circuit device according to an embodiment comprises the steps of: etching a metal member by using a gas containing halogen; forming a silicon oxide film so as to cover an etched surface of the metal member, without exposing the etched metal member to the atmosphere; and removing the silicon oxide film.
実施形態に係る集積回路装置の製造方法は、ハロゲンを含むガスを用いて金属部材をエッチングする工程と、エッチングされた前記金属部材を大気に曝すことなく、前記金属部材のエッチング面を覆うようにシリコン酸化膜を形成する工程と、前記シリコン酸化膜を除去する工程と、を備える。 - 特許庁 - To provide a manufacturing method of a semiconductor device characterized by including a MOS transistor such as a CMOS semiconductor integrated circuit, reducing variation in characteristics of the MOS transistor due to impact ionization in a highly precise power management semiconductor device or analog semiconductor device, and obtaining stable electric characteristics.
CMOS半導体集積回路などのMOSトランジスタを含み、高精度を有するパワーマネージメント半導体装置やアナログ半導体装置におけるインパクトイオン化現象によるMOSトランジスタの特性変動を低減し、安定した電気的特性を得ることを特徴とする半導体装置の製造方法を提供することを目的とする。 - 特許庁 - To provide a device and a method for continuous fiber-reinforced earth working in which sand is continuously fed with excellent accuracy, the service life of a carrying tube is improved, fibers are sufficiently sprayed with sand, a plurality of fibers are ejected from one jet nozzle in an integrated manner with increased strength, and the fibers are in a diversified direction to freely determine the position of ejection.
連続繊維補強土工において、砂の連続供給を精度良く行い、搬送チューブ寿命を向上させる、繊維を砂によく絡ませる、複数の繊維を１つの噴射ノズルにまとめて強度をあげて噴射させる、繊維の供給を曲折させて噴射位置を自由にきめる装置及び方法の提供。 - 特許庁 - The high-floor type building method for elevating the building has a countermeasures for earthquake, wind, snow accumulation or the like in such a way that the foundation concrete whose base is a footing shape is embedded and the foundation column integrated with the foundation is elevated while bonding and fixing the sill with connecting member, so as to assure the strength required for the building.
高床式の建築法であって建物を高くするために地震・風・積雪等の対策として基礎をフ−チン形にした基礎コンクリートを埋設し基礎と一体した基礎柱を高くし、土台を結合部材による結合・固定し建物に必要な強度を確保することにより解決した。 - 特許庁 - The character information-speech converting method consists of: inputting character data 7 as electronic data; extracting a character string in unique representation from the character data 7; integrating predetermined points by kinds of speeches corresponding to the unique representation as to the character data 7; and outputting integrated point data 10 by kinds of speeches.
文字情報音声変換方法は、電子データである文字データ７を入力し、文字データ７から固有表現からなる文字列を抽出し、文字データ７についてその固有表現に対応する音声の種類毎に予め定められたポイントを積算し、積算されたポイントデータ１０を音声の種類毎に出力する。 - 特許庁 - In a method for installing the elevator 10, the elevator 10 installed in a high-rise building 1 under construction is lifted and relocated to a higher floor side in a state that a carrier 20, a rail 30 that guides the ascent and descent of the carrier 20, and a frame 40 to which the rail 30 is connected and which extends along a hoistway of the carrier 20 are integrated.
昇降機１０の設置方法では、搬器２０と、搬器２０の昇降を案内するレール３０と、レール３０が連結され搬器２０の昇降路に沿って延びるフレーム４０とが一体化された状態で、建設中の高層ビル１に設置された昇降機１０を、揚重して上階側に盛り替える。 - 特許庁 - To obtain a composite semiconductor integrated circuit device and its connection testing method which does not need any additional circuits inside LSIs, is consequentially capable of using existing LSI chips, suppresses increase in the number of external terminals (number of device pins) to a minimum, and dramatically improves a test function.
ＬＳＩ内部に何ら付加的回路を必要とせず、したがって、既存のＬＳＩチップを用いることが可能であるとともに、外部端子数（デバイスピン数）の増加も最小限に抑えて、テスト機能を飛躍的に向上させた複合半導体集積回路装置、並びに、その接続試験方法を提供する。 - 特許庁 - This manufacturing method is characterized in that a mixture body comprising a resin constituent turned into the porous resin layer 5 and a foaming agent foamed by heating it is formed on at least one of the positive and negative electrodes and thereafter the foaming agent in the resin layer is foamed by predetermined heating to form the porous resin layer 5 integrated with the electrode.
多孔質樹脂層５となる樹脂成分と加熱により発泡する発泡剤とからなる混合体を正負極の少なくとも一方の電極上に形成した後、所定の加熱により樹脂層中の発泡剤を発泡させて電極と一体化した多孔質樹脂層５を設けることを特徴とする。 - 特許庁 - A method for manufacturing the semiconductor integrated circuit device comprises steps of uniformly depositing an amorphous silicon film on a substrate in which a memory cell region and an element region are formed, patterning the amorphous silicon film on the memory cell region while the amorphous silicon film remains coating on the element region on the substrate, and forming a laminated gate electrode or a single layer gate of the flash memory unit.
メモリセル領域と素子領域とを画成された基板上にアモルファスシリコン膜を一様に堆積し、さらに基板上の素子領域を前記アモルファスシリコン膜で覆ったまま、メモリセル領域において前記アモルファスシリコン膜をパターニングし、フラッシュメモリ装置の積層ゲート電極あるいは単層ゲートを形成する。 - 特許庁 - In the method for manufacturing a solar cell panel for forming an integrated laminate panel by laminating an EVA and a protection sheet to a cell module with a film-formed generation layer, the EVA and the protection sheet are overlapped to the cell module, and both the sides of a work are simultaneously heated while the protection sheet is being pressed to the cell module while utilizing a differential pressure.
製膜された発電層をもつ電池モジュールにＥＶＡと保護シートとを貼り合わせて一体のラミネートパネルとする太陽電池パネルの製造方法において、電池モジュールにＥＶＡと保護シートとを重ね合せ、保護シートを電池モジュールに差圧を利用して押し付けながら、ワークを両面同時加熱する。 - 特許庁 - To provide a manufacturing method of a semiconductor element for lowering contact resistance, improving the leakage current characteristic of a junction part and manufacturing an ultrahigh integrated semiconductor element by increasing the thickness of Ti vapor deposition and making Si atom consumption in the junction part to be minimum.
ＴｉＳｉ_2層の形成時、Ｔｉ蒸着厚さを厚くし且つ接合部内のＳｉ原子消耗を最小化することにより、コンタクト抵抗を低め接合部の漏洩電流特性を向上させて超高集積半導体素子の製造を実現することができる半導体素子の製造方法を提供すること。 - 特許庁 - To provide a pattern arrangement method for stencil masks which previously executes the optimum arrangement circuit patterns from a design stage so as to allow the efficient selection of the circuit patterns arranged on the stencil masks used for direct electron beam drawing technique and draws the circuit patterns of high throughput on a wafer with the least possible correction and exchange of the stencil masks and a method for manufacturing semiconductor integrated circuits using the same.
本発明は、電子ビーム直接描画技術に用いられるステンシルマスクに配置される回路パターンを効率的に選択できるように、あらかじめ設計段階から回路パターンの最適配置を行うとともに、ステンシルマスクの修正や交換がなるべく少なくスループットの高い回路パターンをウエハー上に描画するステンシルマスクのパターン配置方法およびそれを用いた半導体集積回路製造方法を得る。 - 特許庁 - To provide a pattern forming method for forming a pattern having a large depth of focus (DOF), small line width roughness (LWR) and reduced bridge defects, in order to more stably form a high-accuracy fine pattern for manufacturing a highly integrated and accurate electronic device, and to provide a chemical amplification resist composition used in the method and a resist film formed from the chemical amplification resist composition.
高集積かつ高精度な電子デバイスを製造するための高精度な微細パターンをより安定的に形成するために、フォーカス余裕度（ＤＯＦ）が広く、線幅バラツキ（ＬＷＲ）が小さく、更にはブリッジ欠陥が低減されたパターンを形成できるパターン形成方法、これに用いる化学増幅型レジスト組成物、及び、該化学増幅型レジスト組成物により形成されるレジスト膜を提供する。 - 特許庁 - To provide a method for forming a nonvolatile memory element during an wiring process for facilitating high integration by lamination and change of design when a nonvolatile memory element having a variable resistor composed of a perovskite metal oxide film is fabricated in a semiconductor integrated circuit, and a method for fabricating a nonvolatile memory element by a low temperature process without causing any thermal damage in the wiring process.
半導体集積回路へ、ペロブスカイト型金属酸化膜からなる可変抵抗体を有する不揮発性記憶素子を作りこむ際に、積層化による高集積化と設計変更を容易にする配線工程中において不揮発性記憶素子を形成する方法と、配線工程で熱的ダメージを与えることのない低温プロセスで形成可能な不揮発性記憶素子の製造方法を提供する。 - 特許庁 - The method for manufacturing the optical semiconductor integrated circuit device comprises the steps of forming a p^+-type exudated region of an emitter region in a vertical pnp transistor 21 by exudating an impurity from an emitter retrieving electrode 41, and forming an n^+-type diffused region 39 of a base leading region by ion implanting.
本発明における光半導体集積回路装置の製造方法では、縦型ＰＮＰトランジスタ２１において、エミッタ領域であるＰ＋型の浸み出し領域はエミッタ取り出し電極４１からの不純物の浸み出しにより形成し、ベース導出領域であるＮ＋の拡散領域３９はイオン注入により形成する。 - 特許庁 - The scan testing method for scan-testing a semiconductor integrated circuit having a plurality of blocks to perform functional operations comprises a step of exclusively isolating each of the plurality of blocks to be tested from other blocks during the scan test, and a step of feeding a scan clock with deviated phase for each block to be tested.
機能動作を行なう複数のブロックを有する半導体集積回路をスキャンテストする方法であって、スキャンテスト時に複数のテスト対象ブロックが各々排他的に他のブロックとアイソレーションするステップと、上記テスト対象ブロック毎に位相をずらしたスキャンクロックを供給するステップとを有することを特徴とするスキャンテスト方法を提示する。 - 特許庁 - In a method of manufacturing a semiconductor device, such a region of a substrate on which patterns 30, 40 of a semiconductor integrated circuit are formed as the rate of absorption of light irradiated for annealing is equal to or lower than a fixed value is defined as a sparse pattern region 100, and a thin film 60 for improving the rate of light absorption is formed locally on the sparse pattern region 100.
半導体装置の製造方法であって、半導体集積回路のパターン３０，４０が形成された基板に対し、アニールのために照射される光に対する吸収率が一定以下の領域を疎パターン領域１００と定義し、疎パターン領域１００上に光吸収率を高めるための薄膜６０を局所的に形成する。 - 特許庁 - To provide a ceramic junction body which has a strength in nearly the same level as jointed parts themselves in a joining portion, and holds the joining state even if a faulty part is generated in the vicinity of the joining portion to maintain a function as an integrated member and to enable to be suitably used as a member for manufacturing a semiconductor; and to provide a method for manufacturing the same.
接合部においても、接合する部品自体と同等レベルの強度を有し、接合部周辺に欠落箇所が生じた場合であっても、接合状態を保持し、一体の部材としての機能を維持することができ、半導体製造用部材として好適に用いることができるセラミックス接合体およびその製造方法を提供する。 - 特許庁 - This abnormality informing method includes a process for detecting a status value relating to a factor of abnormality, a process for integrating an operation time of an apparatus in a state that the detected status value is less than a reference value, and a process for informing the information on the degree of deterioration to abnormality on the basis of the operation time of the apparatus integrated in the integrating process.
異常要因に関する状態値を検出する検出工程と、状態検出値が基準値以下での機器の運転時間を積算する積算工程と、この積算工程により積算された前記機器の運転時間により異常への悪化程度情報を報知する報知工程とを含むことを特徴とする異常の報知方法。 - 特許庁 - To provide a delay analysis method of an integrated circuit that enables finding of delay condition violation expressing after clock tree synthesis during delay analysis in an ideal clock mode before clock tree synthesis, and enables reduction of the design man-hour when the delay condition violation expressing after clock tree synthesis is included in design data before the clock tree synthesis.
クロックツリー合成前の理想クロックモードでの遅延解析時に、クロックツリー合成後に発現する遅延条件違反を発見できるようにし、クロックツリー合成前の設計データにクロックツリー合成後に発現する遅延条件違反が含まれている場合の設計工数を低減化できるようにした集積回路の遅延解析方法を提供する。 - 特許庁 - To provide an electrode for a storage battery equipped with an electrode substrate which has a skeleton density and a surface area higher than a three-dimensions electrode substrate even though it has a composition with which a fiber-like nickel sintered compact is integrated with a 2-dimensional conductive core material, and a manufacturing method that such electrode for storage batteries can be manufactured with high precision.
二次元的な導電性芯材に繊維状ニッケル焼結体が一体化された構成としながらも三次元電極基板よりも高い骨格密度および表面積を有する電極基板を備えた蓄電池用電極およびそのような蓄電池用電極を高精度に製造することのできる製造方法を提供する。 - 特許庁 - To provide a high-performance and low-cost polarizing plate which attains an improved yield in a polarizing plate stamping step, comprises an obliquely stretched polarizing film, integrated with a reflective polarizer, in which little curl is generated and which provides a high-quality picture, a method for manufacturing the polarizing plate and a liquid crystal display device using the polarizing plate.
偏光板打ち抜き工程で得率を向上することを可能にする斜め延伸した偏光膜から構成され、反射性偏光子と一体化し、カールの発生が少なく、高品位の画像を与える高性能で安価な偏光板、この偏光板の製造方法、およびこの偏光板を用いた液晶表示装置を提供する。 - 特許庁 - To provide a power supply wiring method for a semiconductor integrated circuit device, which achieves the efficient power supply wiring for reducing the modifying work after the power supply wiring and for facilitating the signal wiring in post processing when carrying out the wiring connection of a power supply line to a power supply ring such as an IP module etc., and to provide a power supply wiring program and a design support system.
ＩＰモジュール等の電源リングに電源ラインを配線接続する際に、電源配線後の修正作業を低減するとともに、後工程の信号配線を容易にするための効率的な電源配線を実現する半導体集積回路装置の電源配線方法、電源配線プログラム及び設計支援システムを提供すること。 - 特許庁 - To provide an adhesive sheet capable of filling unevennesses of board wires, wires fitted on semiconductor chips, etc. producing no voids when stuck, good in workability and stability with low tackiness at about room temperature, and satisfying heat resistance and moisture resistance, to provide an integrated sheet using the adhesive sheet, to provide a semiconductor device, and to provide a method for producng the semiconductor device.
基板の配線や、半導体チップに付設されたワイヤ等の凹凸を充てんでき、貼り付け時にボイドを生じない、室温付近でのタック強度が低く作業性、安定性に優れる、耐熱性や耐湿性を満足する接着シート、それを用いた一体型シート、半導体装置、及び半導体装置の製造方法を提供する。 - 特許庁 - To provide a means for efficiently manufacturing a hollow material having high quality by easily pulling out an intermediate receiving material as a method for manufacturing the hollow material having the hollow part wherein both frame parts are integrated by mutually butt-welding frame parts of U-shaped in cross section continuing in the longitudinal direction of a pair of long size materials.
一対の長尺材の長手方向に連続する断面コ字状ないしＵ字状の枠部同士を突き合わせて溶接することにより、両枠部が合体した中空部を備える中空材を製造する方法として、中受け材を簡単に抜出できるようにすることにより、高品質の中空材を能率よく製作可能とする手段を提供すること。 - 特許庁 - To provide a semiconductor integrated circuit for magnetic recording with a write circuit which does not cause any problems in terms of withstanding pressure for an element even if it is operated by supply voltage of 5 V system and is capable of writing data on a medium with a magnetic recording method at a high speed, and to provide a medium record reproduction system with the high speed and reliability using it.
５Ｖ系の電源電圧で動作させても素子の耐圧上何ら問題のとともに、磁気記録方式のメディアに対して高速でデータの書込みを行なうことができる書込み回路を有する磁気記録用半導体集積回路およびそれを用いた高速で信頼性の高い媒体記録再生システムを実現する。 - 特許庁 - A cerium oxide abrasive is provided that contains slurry, wherein ceric oxide having 2.5 or more of an integrated intensity ratio a/b, when the diffraction intensity by the face (111) obtained by X-ray diffraction is (a), the diffraction intensity by the face (200) is b is dispersed in a medium, and a method of grinding a predetermined substrate with this ceric oxide abrasive is provided.
Ｘ線回折法で得られる（１１１）面による回折強度ａと（２００）面による回折強度ｂがａ／ｂの積分強度比で２．５以上である酸化セリウムを媒体に分散させたスラリーを含む酸化セリウム研磨剤及びこの酸化セリウム研磨剤で、所定の基板を研磨することを特徴とする基板の研磨法。 - 特許庁 - The method of manufacturing separation membrane support includes a process of subjecting the nonwoven fabric to thermocompression by the use of at least two flat rollers, wherein the flat rollers consist of a combination of metallic rollers and elastic rollers, the elastic roller has a hardness (Shore D) of 70 to 99 and the nonwoven fabrics stacked in 2 to 5 layers are preferably subjected to thermocompression to be integrated.
本発明の上記分離膜支持体の製造方法は、２本以上のフラットロールにより不織布を熱圧着し、フラットロールが金属製ロールと弾性ロールを含む組み合わせからなり、弾性ロールの硬度（Ｓｈｏｒｅ Ｄ）が７０〜９９であるもので、２〜５層積層された不織布を熱圧着により一体化することが好ましい態様である。 - 特許庁 - The method for manufacturing a semiconductor device includes steps of: (a) forming a resin layer 20 on a semiconductor substrate 10 with an integrated circuit 12 by patterning; (b) curing the resin layer 20; (c) forming a resist layer 24 in a manner to cover the resin layer 20; and (d) dry-etching the resist layer 24 and the resin layer 20 until the resin layer 20 is exposed.
半導体装置の製造方法は、（ａ）集積回路１２が形成された半導体基板１０に、樹脂層２０をパターニングして設けること、（ｂ）樹脂層２０を硬化させること、（ｃ）レジスト層２４を、樹脂層２０を覆うように設けること、（ｄ）レジスト層２４及び樹脂層２０を、樹脂層２０が露出するまでドライエッチングすること、を含む。 - 特許庁 - This construction method for stabilizing and greening the slope is so formed that the anchor placed in the sloped natural ground fixes the bearing member 1 to the sloped natural ground, logs 21 are integrated thereto by vertically and laterally erected between the retainer materials 12 of the fixed bearing members 1 so as to stabilize the sloped natural ground, and borrow soil 4 is added to the sloped natural ground for the greening.
また本発明は、斜面地山に打設したアンカーによって、前記支圧部材１を斜面地山上に固定し、固定した支圧部材１の保持材１２間に丸太２１を縦横に架設して一体化することで、斜面地山を安定化した後、斜面地山に客土４を投入し、緑化を行う、斜面の安定と緑化の構築方法である。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
