「inter- layer」を含む例文一覧(1109)
＜前へ 1 2 .... 10 11 12 13 14 15 16 17 18 .... 22 23 次へ＞- On the inter layer insulating film 107, a first passivation film 109 having an opening 131 is formed outside the seal ring 104 viewed from the chip area 102.
層間絶縁膜１０７の上に、チップ領域１０２から見てシールリング１０４の外側に開口部１３１を有する第１のパッシベーション膜１０９が形成されている。 - 特許庁 - Thus, the wiring and the organic insulating film can be suitably adhered to each other, and possibility that the inter-layer film and the organic insulating film are peeled from the wiring can be reduced.
これにより、配線と有機絶縁膜とが好適に密着され、層間膜と有機絶縁膜とが配線から剥離してしまう可能性を低くすることができる。 - 特許庁 - An inter-gate dielectric layer pattern is interposed between the control gate pattern and the floating gate pattern and a dummy dielectric film pattern is interposed between the selective gate pattern and the lower gate pattern.
制御ゲートパターンと浮遊ゲートパターンとの間にゲート層間誘電膜パターンが介在され、選択ゲートパターンと下部ゲートパターンとの間にダミー誘電膜パターンが介在される。 - 特許庁 - An inter-layer insulating film 16 as a 2nd insulating film is formed covering the 1st insulating film and gate electrode and it has a refractive index n1 and film thickness d2.
そして第１の絶縁膜及びゲート電極を被覆するように第２の絶縁膜となる層間絶縁膜１６を形成し、屈折率をｎ_1 、膜厚をｄ_2 とする。 - 特許庁 - An oxygen barrier film 109 is electrically connected to the contact plug 106 and is composed of a conductive oxide, and is formed on the first inter-layer insulating film 107.
第１の層間絶縁膜１０７上に、コンタクトプラグ１０６と電気的に接続し且つ導電性酸化物からなる酸素バリア膜１０９が形成されている。 - 特許庁 - The maximum of carbon element concentration in the carbon accumulation region 10 is provided in a region of 2 nm from an interface between the n-type diffusion layer 7 and the inter-cell insulating film 9.
この炭素蓄積領域１０における炭素元素濃度の最大がｎ型拡散層７とセル間絶縁膜９との界面から２ｎｍの領域に設けられている。 - 特許庁 - The gate electrode 1021 and the gate wiring 1022 are connected each other at a contact hole formed at inter-layer insulating films 1031 and 1032 present between them.
ゲート電極１０２１とゲート配線１０２２とは、これらの間に介在する層間絶縁膜１０３１，１０３２に形成されたコンタクトホールにおいて互いに接続されている。 - 特許庁 - Then, after a protection film spacer 32a is formed on both side walls of the inter-layer dielectric film pattern and the mask pattern, a conductive film for a pad 34 is formed to bury the contact hole.
以後、層間絶縁膜パターン及びマスクパターンの両側壁に保護膜スペーサ３２ａを形成した後、コンタクトホールに埋め込むようにパッド用導電膜３４を形成する。 - 特許庁 - Using a superconductor 1, in-line spacer 2, inter-layer spacer 3, coil vessel 6, laser length-measuring device 9, and cutter 12, the size irregularity of a conductor is measured during winding.
超伝導導体１、列間スペーサ２、層間スペーサ３、コイル容器６、レーザ測長器９、カッター１２により、巻線過程での導体の寸法不整を測定する。 - 特許庁 - The inter-layer sheet may include a thermal conduction region with the thermal conduction material higher than the resin base material in thermal conductivity embedded out of contact with the substrate.
層間シートは、樹脂母材よりも熱伝導性が高い熱伝導材料を、基板に接触させることなく埋設された熱伝導領域を含んでもよい。 - 特許庁 - To provide a manufacturing method of a flash memory element which can prevent a control gate from forming a stringer and secure the electrostatic capacity of an inter-layer dielectric film without causing any loss.
コントロールゲートのストリンガーの形成を防ぐと共に、層間誘電膜の静電容量を損失無しに確保することのできるフラッシュメモリ素子の製造方法を提供する。 - 特許庁 - Then inter-digital electrodes 4 and 5 for applying the electric field to the dielectric substance layer 3 are arranged on the surface of the substrate 1 which faces the substrate 2 opposite each other.
そして、基板１における基板２との対向面に、誘電性物質層３に電界を印加するための櫛形電極４・５を互いに対向するように配置する。 - 特許庁 - The via layer insulation film has a groove including a region adjacent to the via in a width direction of the first and the second wires beneath the inter-wire region.
前記ビア層絶縁膜は、前記第１および第２の配線の幅方向に前記ビアと隣接する領域を含む溝を前記配線間領域の下に有する。 - 特許庁 - In the semiconductor device, a contact hole CH is formed up to the surface of the metal silicide MS through the silicon nitride film SNF and the first inter-layer insulating film IIF1.
半導体装置には、シリコン窒化膜ＳＮＦ、第一の層間絶縁膜ＩＩＦ１を貫通して金属シリサイドＭＳの表面に至るコンタクトホールＣＨが形成されている。 - 特許庁 - An inter-layer insulating film 8 comprising an insulator represented by a chemical formula comprising Si-H combination or Si-CH3 combination is formed on a semiconductor substrate.
半導体基板上にＳｉ−Ｈ結合又はＳｉ−ＣＨ_3結合を有する化学式で表される絶縁体を含有する層間絶縁膜８を形成する。 - 特許庁 - Contact holes 110 are formed in the inter-layer insulating film 107, and a reflecting picture electrode 106 is connected with a drain electrode 108b through this contact hole 110.
層間絶縁膜１０７にコンタクトホール１１０を形成し、反射画素電極１０６をこのコンタクトホール１１０を介してドレイン電極１０８ｂに接続する。 - 特許庁 - In an inter-layer insulating film 23 on the polysilicon 21 for gate contact, a connection hole 25g for a gate is formed to a width larger than that of the trench 7.
ゲートコンタクト用ポリシリコン２１上の層間絶縁膜２３にトレンチ７の幅寸法よりも大きい幅寸法をもってゲート用接続孔２５ｇが形成されている。 - 特許庁 - The module is located and designed, and in the crossing part of the same potential between the band-shaped portion of the module in the other expression and power source wiring for bump array attachment, an inter-layer contact hole is designed.
モジュールを配置設計し、該他の表現形態のモジュールの該帯状部分と該バンプアレイ付着用電源配線との同電位交差部に層間コンタクトホールを設計する。 - 特許庁 - Protection films (inter-layer insulation film 40, passivation film 60) are provided with a heat-treated part 70 melted by heat given from outside in accordance with each metal film 15.
そして、金属膜１５に対応して、保護膜（層間絶縁膜４０、パッシベーション膜６０）には、外部から熱が付与されて溶融される被熱処理部７０が設けられている。 - 特許庁 - In this laminate, a plurality of inter-layer insulating films and electrode films WL are respectively alternately laminated, a through-hole 17 extending in the laminating direction is formed.
この積層体においては、それぞれ複数の層間絶縁膜及び電極膜ＷＬが交互に積層され、積層方向に延びる貫通ホール１７が形成されている。 - 特許庁 - The tire side layer 22 is formed of nonwoven fabric where binder fibers 25 are fused in an inter-engaging state of main fibers 24 colored black and the binder fibers 25.
タイヤ側層２２を、黒色に着色した主繊維２４と、バインダー繊維２５とが相互に交絡した状態でバインダー繊維２５同士が融着する不織布から構成する。 - 特許庁 - On a TFT array substrate (10), data lines, scanning lines, TFTs and pixel electrodes, and an inter-layer insulating film constituting a portion of the laminated structure of them are provided.
ＴＦＴアレイ基板（１０）上には、データ線、走査線、ＴＦＴ及び画素電極と、これらの積層構造物の一部を構成する層間絶縁膜とが備えられている。 - 特許庁 - A scintillation light reflecting layer (5) that reflects scintillation light from the pixels is included at least between the scintillator pixels in inter- scintillator regions (4a, 4b, 4c).
シンチレータ間領域（４ａ，４ｂ，４ｃ）内の少なくともシンチレータ・ピクセル相互の間には、ピクセルからのシンチレーション光を反射させるシンチレーション光反射層（５）が含まれている。 - 特許庁 - In addition, a piezoelectric body 48 is stacked on the common electrode 46 and the inter-laminar insulating layer 54, and a signal electrode 50 is formed on the piezoelectric body 48.
さらに、共通電極４６及び第１の層間絶縁層５４の上に圧電体４８を積層し、圧電体４８の上に信号電極５０を形成する。 - 特許庁 - As soon as a DL frame is filled, supposing that the maximum DL frame rate is always lower than internal processing in the inter-layer framer, the QoS server stops the data delivery.
ＤＬフレームが一杯になるとすぐ、−最大ＤＬフレームレートが、常に、層間フレーマの内部処理より遅いと想定し−ＱｏＳサーバは、データの送達を停止する。 - 特許庁 - To provide a silylation processing method which allows use of a compact silylation processing apparatus capable of reducing the processing cost and silylating a damaged portion of an inter-layer insulating film.
コンパクトで処理コストの低減を可能ならしめるシリル化処理装置を用いることが可能な、層間絶縁膜のダメージ部をシリル化するシリル化処理方法を提供すること。 - 特許庁 - Then a gate insulating film 4, a gate electrode 5, an inter-layer insulating film 6, and source and drain electrodes 7 and 8 are formed on the polished polysilicon film and undercoat film.
そして、研磨されたポリシリコン膜およびアンダーコート膜上にゲート絶縁膜４、ゲート電極５、層間絶縁膜６、ソースおよびドレイン電極７，８を形成する。 - 特許庁 - Wiring 112, 114, 116 are formed on the inter layer insulating films 105 to 109 of the chip area 102 and via holes 111, 113, 115 are formed on them too.
チップ領域１０２の層間絶縁膜１０５〜１０９には配線１１２、１１４、１１６が形成されていると共にビア１１１、１１３、１１５が形成されている。 - 特許庁 - To provide a biaxially-oriented laminated film which is excellent in dimension stability, is excellent in inter-layer peeling resistance as well, and is suitable for a magnetic recording medium, especially a base film such as a digital data storage.
寸法安定性に優れ、層間の耐剥離性にも優れた、磁気記録媒体、特にデジタルデータストレージなどのベースフィルムに適した二軸配向積層フィルムの提供。 - 特許庁 - Therefore, when inter-layer deformation appears in the frame 12, the absorbing capacity of vibrational energy by a history loop becomes larger since the other area 28B yields at an early stage.
従って、架構１２に層間変形が生じた場合、他の領域２８Ｂが早期に降伏するため、履歴ループによる振動エネルギー吸収容量が大きくなる。 - 特許庁 - An opening 31 is provided in the second conductive pattern 9 and the inter-layer insulating film 5 in a position of overlap between the second conductive pattern 9 and the first conductive pattern 3.
第２導電パターン９と第１導電パターン３とが重なる位置には、第２導電パターン９および層間絶縁膜５に開口部３１が設けられている。 - 特許庁 - To provide a magnetic head for avoiding the generation of failure due to an inter-layer connection part between a main magnetic pole and a return core, and to provide a magnetic recording device including the same.
主磁極とリターンコアとの層間接続部による不具合の発生を回避できる磁気ヘッド及びその磁気ヘッドを備えた磁気記録装置を提供する。 - 特許庁 - The system also includes a seal layer (68, 72) applied to the first surface of the gradient coil (70, 74) to seal the inter-turn channels (78, 76).
本システムはさらに、中間周回チャンネル（７８、７６）を封止するために傾斜コイル（７０、７４）の第１の表面に付着させた封止層（６８、７２）を含む。 - 特許庁 - The first inter-layer insulation film is evaporated in the predetermined thickness on the semiconductor substrate 100 where the gates 120 are formed in the manner that the gap between the gates 120 is not embedded.
ゲート１２０の形成された半導体基板１００上にゲート１２０間のギャップが埋め込まれないように所定厚さの第１層間絶縁膜を蒸着する。 - 特許庁 - Also, an HSQ-SOG film 57 whose high temperature heat treatment is not carried out is used as an inter-film insulating film between wiring (54, 55, 56, 62 and 63) of an upper layer.
また、上層の配線（５４、５５、５６、６２、６３）間の層間絶縁膜として、上記のような高温の熱処理を施さないＨＳＱ−ＳＯＧ膜５７を使用する。 - 特許庁 - To provide a method of re-encoding a hierarchically encoded bit stream which uses inter-frame predictive encoding into a bit stream having no layer with a small computational complexity and a small quantity of use of memory.
フレーム間予測符号化を用いた階層符号化ビットストリームを少ない演算量および少ないメモリ使用量で階層をもたないビットストリームに再符号化する。 - 特許庁 - To provide a door lock bracket which efficiently copes with partial deformation or inter-layer deformation thereof, is applicable to a hook-shaped dead bolt, and earthquake-resistant.
局部変形や層間変形に良好に対応できるものでありながら、鎌式のデッドボルトに対しても対応可能な、耐震の扉錠の受金具を提供する。 - 特許庁 - The third mask pattern is allowed to function as an etching mask, and the polysilicon film 112 and an inter-layer insulator film 110 are etched so as to allow the etching inhibiting film to be exposed on the surface of a bottom.
第３マスクパターンをエッチングマスクにして、エッチング阻止膜が底面に露出するようにポリシリコン膜１１２及び層間絶縁膜１１０をエッチングする。 - 特許庁 - This charger comprises an electric double-layer capacitor 44; a charging circuit 42 that charges the capacitor 44; and a terminal voltage detecting circuit 45 that detects the inter-terminal voltage of the capacitor 44.
電気二重層コンデンサ４４と、コンデンサ４４に充電する充電回路４２と、コンデンサ４４の端子間電圧を検知する端子電圧検知回路４５とを備えている。 - 特許庁 - In the chip region 102, wirings 112, 114 and 116 and via-holes 111, 113 and 115 are formed in the inter-layer insulating films 106-108, respectively.
チップ領域１０２の層間絶縁膜１０６〜１０８には配線１１２、１１４、１１６が形成されていると共にビア１１１、１１３、１１５が形成されている。 - 特許庁 - The movable part 10 is disposed in a recessed portion 6 formed on each inter-layer insulating film 8, 14, and its lower end is joined to the polysilicon film 27 of the beam 28, and further, its upper end is free.
可動部１０は、層間絶縁膜８、１４に形成された凹部６に配置され、下端が梁２８のポリシリコン膜２７に接合され、上端はフリーである。 - 特許庁 - To provide a semiconductor device consisting of a power MOSFET including a silicide layer of interconnection structure and a low profile bump in which inter-bump short circuit is prevented, and to provide a manufacturing method therefor.
相互接続構造の珪化物層と、ロープロファイルバンプを含む、バンプ間ショートを防止したパワーＭＯＳＦＥＴからなる半導体デバイスおよび製造方法を提供する。 - 特許庁 - To provide a plastic package comprising a multilayered printed wiring board improved in high-frequency signal transmission characteristics and inter-layer connection reliability, and to provide its manufacturing method.
高周波信号の伝送特性と層間接続信頼性に優れる多層プリント配線板を備えたプラスチックパッケージとその製造方法を提供することを目的とする。 - 特許庁 - An impact relaxing elastic layer 16 comprising rubber having a thickness of approximately 0.2 mm intervenes between the link 11 and the pin 14 or the inter piece 15 fixed with each other.
互いに固定されているリンク11とピン14またはインターピース15との間に、厚みが０．２ｍｍ程度のゴムからなる衝撃緩和用弾性層16が介在させられている。 - 特許庁 - The manufacturing method of the semiconductor device provided with a CMP treatment process for performing CMP treatment on the insulating inter-layer film 8 is provided with a process for forming an erosion induction part N producing erosion during a CMP treatment process on an area corresponding to a projection face M out of the irregular face formed on the insulating inter-layer film 8 before the CMP treatment process.
絶縁層間膜８にＣＭＰ処理を行うＣＭＰ処理工程を備える半導体装置の製造方法であって、ＣＭＰ処理工程の前に絶縁層間膜８上に形成される凹凸面のうちの凸面Ｍに対応する領域に、ＣＭＰ処理工程時にエロージョンを発生させるエロージョン誘引部Ｎを形成する工程を備える。 - 特許庁 - The multilayer printed wiring board having excellent bending performance and inter-layer conductive performance can be realized by laminating and thermocompression bonding an adhesive sheet for inter-layer conduction or a circuit board, to the laminating section of a flexible insulating sheet having configuration in which the thickness of a circuit formed to a laminated section is smaller than that of the circuit formed to a flexible section.
積層部分に形成された回路の厚みが、可撓部分に形成された回路の厚みより小である構成を備えた可撓性絶縁シートの積層部分に層間導通用接着シートまたは回路基板を積層、熱圧着することによって、屈曲性能および層間導通性能の優れた多層プリント配線板を実現できる。 - 特許庁 - In a method of forming an inter-connector film of a lanthanum chromite-based perovskite type oxide over a fuel electrode containing zirconia, an intermediate layer is formed on the fuel electrode by using a titanium-based perovskite type oxide or a cerium-based fluorite type oxide, and the inter-connector film is formed on the intermediate layer by using the lanthanum chromite-based perovskite type oxide.
ジルコニアを組成に有する燃料極に、ランタンクロマイト系ペロブスカイト型酸化物によりインターコネクタ膜を形成する方法において、チタン系ペロブスカイト型酸化物またはセリウム系蛍石型酸化物を用いて燃料極上に中間層を形成し、当該中間層上にランタンクロマイト系ペロブスカイト型酸化物を用いてインターコネクタ膜を形成する。 - 特許庁 - Further, the display device has a second inter-layer insulating film 27 which is formed on the upper capacity electrode 26a and has a plurality of contact holes 31 for the upper capacity electrode 26a at one pixel, and a pixel electrode 32 which is formed on the second inter-layer insulating film 27 and connected to the upper capacity electrode 26a through the contact holes 31.
さらに、上部容量電極２６ａ上に形成され、１画素において上部容量電極２６ａへのコンタクトホール３１を複数有する第２層間絶縁膜２７と、第２層間絶縁膜２７上に形成され、コンタクトホール３１によって上部容量電極２６ａと接続される画素電極３２とを備える。 - 特許庁 - The shield layers are formed of a 1st conductive light shielding film formed in non-opening areas between pixels while grounded on a plurality of inter-layer insulating films arranged on the storage capacitors and also electrically connected to fixed-potential side electrodes of the storage capacitors through contact holes penetrating the plurality of inter-layer insulating films in one.
シールド層は、蓄積容量上に配置された複数の層間絶縁膜を下地として画素間の非開口領域内に形成されると共に、複数の層間絶縁膜を一つながりに貫通するコンタクトホールを介してにより蓄積容量の固定電位側電極と電気的に接続された第１の導電性遮光膜からなる。 - 特許庁 - To prevent a stress at wire bonding, etc. to be applied to a minute wiring pattern in a first multilayer wiring structure, in a semiconductor integrated circuit device comprising a first multilayer wiring structure using a low dielectric constant inter-layer insulating film and a second multilayer wiring structure using an inter-layer insulating film of larger dielectric constant formed thereon.
低誘電率層間絶縁膜を使った第１の多層配線構造とその上に形成されたより誘電率の大きい層間絶縁膜を使った第２の多層配線構造とを有する半導体集積回路装置において、ワイヤボンディングなどの際の応力が第１の多層配線構造中の微細な配線パターンに印加されるのを抑制する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
