「interlayer」を含む例文一覧(6425)
＜前へ 1 2 .... 110 111 112 113 114 115 116 117 118 .... 128 129 次へ＞- The first impurity regions of the bulk transistor, the first impurity regions of the lower thin-film transistor, and the first impurity regions of the upper thin-film transistor, are electrically connected one another via a node plug through the first to third interlayer insulating films.
前記バルクトランジスタの第１の不純物領域、前記下部薄膜トランジスタの第１の不純物領域、及び前記上部薄膜トランジスタの第１の不純物領域は前記第１ないし第３の層間絶縁膜を貫通するノードプラグを介して互いに電気的に接続される。 - 特許庁 - In the same process as a process wherein the bit lines 6 is formed on a cell contact interlayer film 8 by etching, etching is so performed that the upper surface of the cell contact 9 which is not connected to the bit line 6 is made lower than the upper surface of the cell contact 9 connected to the bit line 6.
そして、ビット線６をセルコンタクト層間膜８上にエッチングにより形成する工程と同一の工程において、ビット線６と接続しないセルコンタクト９の上面が、ビット線６と接続するセルコンタクト９の上面よりも低くなるようにエッチングする。 - 特許庁 - To provide a manufacturing method of a printed circuit board, which is effective in thinning of line and high precision of a circuit pattern in a build-up printed wiring board capable of high density wiring and high density mounting, by preventing thickening of etching margin of the circuit pattern caused by copper plating used in interlayer connection.
高密度配線および高密度実装が可能なビルドアッププリント配線板において、層間接続のための銅めっきにより配線パターンのエッチング代が厚くなるのを阻止し、細線化と配線パターンの高精度化にも有効なプリント配線板の製造方法を提供することを目的とする。 - 特許庁 - A first layer 14, which is a first resistor metal of thickness between 50 Å and 2 μm, is arranged on the interlayer 18, and further a second layer 16, which is a second resistor metal of thickness between 50 Å and 2 μm, is arranged on the first layer 14, which is the first resistor metal.
５０Åと２μｍの間の厚さの第一抵抗金属である第一の層１４を中間層１８上に配置して、さらに５０Åと２μｍの間の厚さの第二抵抗金属である第二の層１６を第一抵抗金属である第一の層１４上に配置する。 - 特許庁 - A method for manufacturing a device of this kind includes the steps for adding the layers successively, one layer at a time, such that the layers form a staggered structure, and for providing one or more layers with at least one electrical contact pad for linking to one or more interlayer edge connectors.
この種の装置を製造する方法は、複数の層がジグザク構造を形成するように１度に１層を連続的に前記複数の層に付加する工程と、１以上の層に少なくとも１電気接触パッドを設けて１以上の中間層エッジ・コネクタに連結させる工程を備えている。 - 特許庁 - In this thermal infrared solid-state image sensor provided with a detection part and a signal processing part for processing a signal transmitted from the detection part, which are provided on the same silicon substrate, the thickness of the insulating film of the detection part is set smaller than that of the interlayer separation layer of the signal processing part.
検出部と検出部から送られた信号を処理する信号処理部とが、同一シリコン基板上に設けられた熱型赤外線固体撮像装置において、検出部の絶縁膜の膜厚を、信号処理部の層間分離層の膜厚より小さくする。 - 特許庁 - Movable charges in the insulating films including a BPSG film 40 and a TEOS film 42 as interlayer insulating films and a silicon nitride film 44 etc. as a protective film are detected on the basis of a change in the threshold value of a nonvolatile memory having the control gate 16 caused by application of a voltage to the control gate 16.
制御ゲート１６へ電圧を印加することによる同制御ゲート１６を備える不揮発性メモリの閾値の変化に基づき、層間絶縁膜としてのＢＰＳＧ膜４０、ＴＥＯＳ膜４２と、保護膜としてのシリコン窒化膜４４等からなる絶縁膜中の可動電荷を検出する。 - 特許庁 - A conductive composition, where the volume is contracted and hardened by heating, is used as the conductive substance (6), and heating and pressurization are performed in multilayer lamination, thus forming a protective insulating layer (5) by a material for composing the interlayer bonding layer (22) between the conductive substance (6) and the side of the through hole (4).
導電性物質（６）として加熱により体積収縮・硬化する導電性組成物を用いて、多層積層時に加熱加圧されることで、導電性物質（６）と貫通孔（４）の側面との間に層間接着層（２２）をなす材料による保護絶縁層（５）を形成した。 - 特許庁 - To prevent failure caused by discharge on a contact surface and to prevent a life from being shortened due to layer peeling or interlayer discharge when a conductive member is used for electrification and transferring while coming in contact with a press-contact member such as a photoreceptor by making volume resistivity on the surface of an elastic layer high.
弾性層の表面における体積抵抗率を高め、感光体などの圧接部材に接触させて帯電および転写させる部材として使用した時に、接触表面での放電による不具合を防止すると共に、層間の剥がれや層間放電により寿命低下を防止する。 - 特許庁 - For example, slip characteristic of a finger surface is designed such that the rotation center comes to the midpoint by providing a concentric irregular shape on the interlayer part of the skin member having multi-layer structure provided at the tip end part of the finger, and applying the directional characteristic to the shear elasticity of the skin member.
例えば、フィンガの先端部に設けられた多層構造の皮膚部材の層間部に同心円状の凹凸形状を設け、皮膚部材のせん断弾性に方向特性を持たせることによって、回転中心がフィンガの先端部の中央に来るようフィンガ表面のすべり特性を設計する。 - 特許庁 - The polybenzazole film improved in resistance to interlayer separation is prepared by forming a non-liquid crystalline polybenzazole dope (e.g. one prepared by diluting a high-concentration liquid crystalline polybenzazole dope with a solvent) into a film and coagulating this film in a coagulating liquid (e.g. an aqueous metal salt solution).
例えば、高濃度の液晶性ポリベンゾアゾールドープを溶媒で希釈する方法で得た非液晶性ポリベンゾアゾールドープをフィルム状に成形し、それを、例えば金属塩水溶液の凝固液の中ので凝固させて得られることを特徴とするポリベンゾアゾールフィルムによって耐層間剥離性を改善する。 - 特許庁 - To provide a means by which a heat-shielding ceramic film having a columnar structure caused by the cracks in the thickness direction is efficiently and surely deposited on a surface of a heat-resistant component used under severe conditions at low cost, and the interlayer delamination caused by the heat shock is sufficiently prevented.
苛酷な条件下で使用される耐熱部品の表面に、厚み方向の割れによる柱状組織を有する熱遮蔽セラミック皮膜を低コストで能率よく確実に形成し、熱衝撃による界面剥離に対する充分な防止効果を発揮させる手段を提供する。 - 特許庁 - The semiconductor device has a metal-insulating film-semiconductor (MIS) structure wherein the deuterium-element concentration is not smaller than 1×10^19/cm^-3 present near such films or layers formed in a semiconductor device as a semiconductor substrate, a gate insulating film, an interlayer insulating film, a wiring layer, and a protective insulating film.
半導体基板とゲート絶縁膜、層間絶縁膜、配線層、保護絶縁膜等の半導体装置に形成される膜又は層の界面近傍での重水素元素濃度が1x10^19cm^-3以上であることを特徴とする金属−絶縁膜−半導体（MIS）構造を有する半導体装置。 - 特許庁 - An interlayer connection portion 23 is preferably formed to be connected between, for example, a first conductive portion 21a formed on a first insulating portion 11a and a first conductive portion 21b formed on a different first insulating portion 11b disposed superposingly with the first insulating portion 11a.
層間接続部２３は、例えば、第一絶縁部１１ａに形成された第一導電部２１ａと、第一絶縁部１１ａに重ねて配された別な第一絶縁部１１ｂに形成された第一導電部２１ｂとの間を接続するように形成されていればよい。 - 特許庁 - The optical disk device 1 receives first-order reflection light beams LR1A and LR1B in light receiving regions D2A and D2B of a light receiving part D disposed so as to avoid a stray light pattern W of an interlayer stray light beam LN and generates a pull-in signal PI1.
また光ディスク装置１は、１次光のうち反射光ビームＬＲ１Ａ及びＬＲ１Ｂを、層間迷光ビームＬＮの迷光パターンＷを避けるよう配置された受光部Ｄ２の受光領域Ｄ２Ａ及びＤ２Ｂによりそれぞれ受光し、プルイン信号ＰＩ１を生成する。 - 特許庁 - To provide a resin composition having a low dielectric constant, excellent in patterning precision and adhesion to a substrate, developable with water or a diluted alkali solution, and suitable for forming a solder resist for a printed wiring board or an IC package, or an interlayer insulating layer or the like, and to provide a photosensitive film using this resin composition.
パターン精度、基板との密着性に優れ、水又は希アルカリ溶液で現像ができ、プリント配線基板やＩＣパッケージ用のソルダーレジストや層間絶縁層等の形成に適する低誘電率樹脂組成物及びこれを用いた感光性フイルムを提供する。 - 特許庁 - First wiring 212 is formed on the element forming region Rlogic of a first liner insulating film 201 deposited on a semiconductor substrate, a first interlayer insulating film 202, and a first cap insulating layer 203 while a first column 214 is formed in a seal ring forming region Rseal.
半導体基板上に堆積された第１のライナー絶縁膜２０１、第１の層間絶縁膜２０２、第１のキャップ絶縁膜２０３の素子形成領域Ｒｌｏｇｉｃに第１の配線２１２を形成し、シールリング形成領域Ｒｓｅａｌに第１の支柱２１４を形成する。 - 特許庁 - By short-circuiting prescribed wires 4 among different insulation plates 7a, 7b, 7c for interlayer connection while letting plural penetrating connection conductors 8 penetrate appropriately, to the plates 7a, 7b, 7c that are piled up the wire harness for vehicle of a desired harness circuit can be formed.
上下に積み重ねられた複数の層間接続用絶縁プレート7a,7b,7cに複数の貫通接続導体８を適宜貫通させて異なる層間接続用絶縁プレート7a,7b,7c間の所定の電線４同士を短絡することにより、車両用ワイヤハーネス３は所望のハーネス回路を形成している。 - 特許庁 - Then, the iridium oxide film 135, the iridium film 133 and the titanium nitride film 131 are etched into a prescribed shape, and the local wiring 130 of a three-layer structure is formed from the upper electrode of the ferroelectric capacitor 120 exposed from the contact hole to the second interlayer insulating film 143.
そして、この酸化イリジウム膜１３５と、イリジウム膜１３３と、窒化チタン膜１３１とを所定形状にエッチングし、コンタクトホールから露出した強誘電体キャパシタ１２０の上部電極上から第２層間絶縁膜１４３上にかけて３層構造の局所配線１３０を形成する。 - 特許庁 - To provide a method for producing semiconductor device, with which the electric characteristics of a semiconductor device can be improved by preventing connecting wiring on an interlayer insulating film from moving and short-circuiting with a metal electrode by a heat treatment process, and preventing a leak current from flowing.
層間絶縁膜上の連結配線が熱処理工程により移動して金属電極とショートすることを防止し、漏洩電流が流れることを防ぎ、これにより半導体素子の電気的特性を向上させることができる半導体素子の製造方法を提供する。 - 特許庁 - Since an interlayer insulator film whose thickness is about 1 to 5 μm exist between the gate wiring 2a and the connection wiring 9b, there is little likelihood that the short circuit between the gate wiring 2a and the connection wiring 9b is generated and, as a result, the generation of defects due to dielectric breakdown by static electricity is reduced sharply.
ゲート配線２ａと接続配線９ｂ間は約１〜５μｍの膜厚の層間絶縁膜が介在しているため、ゲート配線２ａと接続配線９ｂ間のショートが発生する可能性はほとんどなく、静電気等による絶縁破壊による不良発生が大幅に低減される。 - 特許庁 - After a connecting hole 4 is formed through an interlayer insulating film 2 formed on a semiconductor substrate 1, a connecting hole plug 6 is formed by forming a conductive film on the insulating film 2, in such a way that the hole 4 can be filled with the conductive film and removing the conductive film except for the part of the film in the hole 4.
半導体基板１上の層間絶縁膜２に接続孔４を形成し、層間絶縁膜２上に、接続孔４に埋め込むようにして導電膜５を形成し、接続孔４の内部以外の導電膜５を除去して接続孔プラグ６を形成する。 - 特許庁 - The BPSG film 6d of a high B density is formed as an interlayer insulation film on the bit line 8, an opening part 18 is formed at the upper layer position of the bit line contact hole 7 of the BPSG film 6d, and then the opening part 18 is transformed into a void 19, whose upper part is closed by high temperature heat treatment.
ビット線８上に層間絶縁膜としてＢ濃度の高いＢＰＳＧ膜６ｄを形成し、このＢＰＳＧ膜６ｄのビット線コンタクトホール７の上層位置に開口部１８を形成した後、高温熱処理により、開口部１８を上部を閉じた空洞１９に変成させる。 - 特許庁 - A memory cell has an insulating film 13 formed over the entire surface on an interlayer insulating film 4 including a bit line portion BL1, and also has, on the insulating film 13, a high-magnetic-permeability film 14 formed in a region corresponding to a formation position of the bit line portion BL1 and a high-magnetic-permeability film 12.
メモリセルにおいて、ビット線部ＢＬ１を含む層間絶縁膜４上の全面に絶縁膜１３が形成され、絶縁膜１３上に、平面視してビット線部ＢＬ１及び高透磁率膜１２の形成位置に対応する領域に高透磁率膜１４が形成される。 - 特許庁 - The method of manufacturing a semiconductor device comprises: an opening part forming process in which the opening part is formed on an interlayer insulating film 320 provided on a semiconductor substrate 100; a barrier layer forming process for forming a barrier layer 340 on the upper face of the opening part; and a wiring seed layer forming process for forming a wiring seed layer on the barrier layer 340.
半導体基板１００上に設けられた層間絶縁膜３２０に開口部を形成する工程と、開口部上面にバリア層３４０を形成するバリア層形成工程と、バリア層３４０上に配線シード層を形成する配線シード層形成工程を有する。 - 特許庁 - To provide a coating agent capable of quickly expressing an adhesive property in the presence of water, excellent in interlayer close adhesion with a printed layer, and capable of preventing a skid of the label on opening a plug by closely bonding the label with the container, and a shrink label by using the coating agent and a container attached with the label.
水存在下で速やかに接着性を発現でき、印刷層との層間密着性に優れ、且つラベルと容器とを密着させて開栓時のラベルの空回りを防ぐことができるコーティング剤、該コーティング剤を用いたシュリンクラベル及び該ラベルを装着した容器を提供する。 - 特許庁 - To provide a wiring structure and a manufacturing method thereof that can improve reliability of an interlayer connection between multi-layer wires by using partial reflection from a through hole plug upon exposure, increasing the width of a wiring groove on the through-hole by self-matching, and securing a connection margin between the through-hole and the wiring groove.
露光時にスルーホールプラグからの局所的反射を利用して、自己整合的にスルーホール上の配線溝幅を大きくして、スルーホールと配線溝との接続マージンを確保して多層配線間の縦接続の信頼性を向上させた配線構造とその製造方法を提供する。 - 特許庁 - By a manufacturing method for a metal-insulator-metal(MIM) capacitor, a copper barrier/copper seed layer 4 is deposited on a base substrate, i.e., an interlayer dielectric layer ILD, a dielectric 8 is formed on this copper barrier/copper seed layer 4, and a metal layer 9 is formed on the dielectric 8.
金属−絶縁物−金属（ＭＩＭ）キャパシタの製造方法で、支持基板たとえば層間誘電体層ＩＬＤ上に銅バリア／銅シード層４を堆積し、この銅バリア／銅シード層４上に誘電体８を形成し、この誘電体８上に金属層９を形成する。 - 特許庁 - A transistor 75 is provided with a silicon substrate 1, gate electrode 7, source and drain regions 5b and 5a, silicon nitride film 10, interlayer insulating film 12 having a contact hole 14b to reach a heavily-doped region 4b and wiring 13b to fill the hole 14b.
トランジスタ７５は、シリコン基板１と、ゲート電極７と、ソース領域５ｂおよびドレイン領域５ａと、シリコン窒化膜１０と、高濃度不純物領域４ｂに達するコンタクトホール１４ｂを有する層間絶縁膜１２と、コンタクトホール１４ｂを充填する配線１３ｂとを備える。 - 特許庁 - The ion isolation area 32 brings a PSG film 13 being an interlayer isolation film into contact with the silicon board 10 through a groove 33 formed on a silicon oxidation film 12, and traverse diffusion to the circuit element area 31 of the alkali ion intruded from a chip edge 21 to the oxidation films 11, 12 is suppressed.
イオン遮断領域３２は、層間絶縁膜であるＰＳＧ膜１３を、シリコン酸化膜１２に形成した溝３３を介してシリコン基板１０に接触せたもので、チップエッジ２１から酸化膜１１，１２に侵入するアルカリイオンの回路素子領域３１への横方向拡散を抑制する。 - 特許庁 - This is the manufacturing method of the oxide thin film to form the oxide thin film (for example, interlayer 2) on the oriented metal substrate 1, having a process of cutting the oxide layer 1b of the surface of the oriented metal substrate 1 just before oxide thin film formation.
配向金属基板１上に酸化物薄膜（たとえば中間層２）を形成する酸化物薄膜の製造方法であって、酸化物薄膜形成の直前に配向金属基板１の表面の酸化層１ｂを切削する工程を有する酸化物薄膜の製造方法。 - 特許庁 - To provide a positive photosensitive resin composition suitable for the formation of an interlayer insulating film having high heat resistance, high solvent resistance, high transmittance and a low dielectric constant, and having a large development margin that allows formation of a favorable pattern even when a developing time exceeds the optimal developing time in a developing process.
高耐熱性、高耐溶剤性、高透過率及び低誘電率の層間絶縁膜の形成に好適であり、現像工程において最適現像時間を越えてもなお良好なパターン形状を形成できる大きな現像マージンを有するポジ型感光性樹脂組成物の提供。 - 特許庁 - A transparent conductive film 42 made of ITO is formed on the entire upper surface of a second interlayer insulation film 37 having via holes 39, and a metallic film 45 reacting with a hydrochloric acid L for generating hydrogen gas P is formed in an etching region E of the conductive film 42 by applying zinc paste.
ビアホール３９を有した第２層間絶縁膜３７上側全面にＩＴＯからなる透明導電膜４２形成し、同透明導電膜４２のエッチング領域Ｅに、塩酸Ｌと反応して水素ガスＰを生成する金属膜４５を、亜鉛ペーストを塗布することによって形成した。 - 特許庁 - In a liquid crystal device, on a first substrate 10 on which two-terminal nonlinear element 14 is formed, an auxiliary capacitance line 17, an auxiliary capacitance 18, and an interlayer insulating film formed on the upper layer side of the auxiliary capacitance 18 and the two-terminal nonlinear element 14 are further formed.
液晶装置において、二端子型非線形素子１４が形成された第１基板１０には、さらに、補助容量線１７と、補助容量１８と、補助容量１８および二端子型非線形素子１４の上層側に形成された層間絶縁膜とが形成されている。 - 特許庁 - This interlayer is provided with titanium layers 83, 84, 93, 94 or the titanium alloy layers which are formed on the electrodes 71, 72, 73; and aluminum layers 81, 82, 91, 92 or an aluminum alloy layers which are provided among the titanium layers 83, 84, 93, 94, or the titanium alloy layers and the thermoelements 50, 60.
この中間層は、電極７１，７２，７３上に形成されたチタン層８３，８４，９３，９４またはチタン合金層と、チタン層８３，８４，９３，９４またはチタン合金層と熱電素子５０，６０との間に設けられたアルミニウム層８１，８２，９１，９２またはアルミニウム合金層とを備える。 - 特許庁 - This semiconductor device is provided with a pad 23 provided on a cell contact plug 9 under an interlayer dielectric 24 and a cylinder type lower storage capacitor electrode 26 as a recessed electrode, which has the base greater than that of the pad 23 and connects the relevant base to the pad 23.
本発明の半導体装置は、層間絶縁膜２４下のセルコンタクトプラグ９上に設けられたパッド２３と、パッド２３よりも大きい底面を有するとともに当該底面がパッド２３に接続された凹状電極としてのシリンダ型の蓄積容量下部電極２６とを備えたものである。 - 特許庁 - This aqueous dispersing element for polishing a chemical machine can suppress the occurrence of scratches of a specific size to a specific number or below even on a soft interlayer insulating membrane having the elastic modulus measured by the nano-indentation method at 20 Gpa or below, particularly 10 Gpa or below, and further 5 Gpa or below.
ナノインデンテーション法により測定した弾性率が２０ＧＰａ以下、特に１０ＧＰａ以下、更には５ＧＰａ以下である柔らかい層間絶縁膜であっても、特定の大きさのスクラッチの発生が特定の個数以下に抑えられる化学機械研磨用水系分散体を得る。 - 特許庁 - To provide an electrode active material, a method for manufacturing it, an electrode and an energy storage device by which an interlayer distance of a carbon is dramatically increased with a simple process, large electrostatic capacity per volume is provided, and expansion of the electrode due to application of voltage is reduced.
工程が単純でありながらも炭素の層間距離を飛躍的に拡大させ、体積当り静電容量が大きく、また電圧印加による電極の膨張を低減させる電極活物質の製造方法、電極活物質、電極、及びエネルギ貯蔵装置を提供する。 - 特許庁 - The first and the second interlayer insulating films 13 and 14 for insulating the top and bottom layers of a semiconductor layer 1a constitute a multilayer structure comprising PSG films 13a and 14a, a semiconductor layer 1a, and NSG films 13b and 14b formed in between the PSG films 13a and 14a.
半導体層１ａの下層及び上層を絶縁する第１，第２層間絶縁膜１３，１４を、ＰＳＧ膜１３ａ，１４ａと、半導体層１ａとＰＳＧ膜１３ａ，１４ａとの間に形成されたＮＳＧ膜１３ｂ，１４ｂとを有する多層構造で構成する。 - 特許庁 - The capacitive dielectric film 17 is formed along a bottom and a wall surface of an opening 15a for exposing an oxygen barrier film 14 provided on a second interlayer dielectric film 15, as a result a bent 17a that bends in a through direction of the conductive plug 13 is formed.
また、容量絶縁膜１７は、第２の層間絶縁膜１５に設けられた酸素バリア膜１４を露出する開口部１５ａの底面及び壁面上に沿って形成されており、その結果、導電性プラグ１３の貫通方向に屈曲する屈曲部１７ａが形成される。 - 特許庁 - The interlayer insulating film 7 has a contact hole 8' that reaches the surface of a drift region 12 passing through the interior of the opening 8 in the gate electrode 9, and part of the upper wiring 6 makes contact with the surface of the drift region 12 via the contact hole 8' to serve as a Schottky electrode.
この層間絶縁膜７は、ゲート電極９の開口部８の内部を通ってドリフト領域１２の表面に達するコンタクトホール８’を有し、上部配線６の一部は、コンタクトホール８’を介してドリフト領域１２の表面に接触し、ショットキー電極として機能する。 - 特許庁 - To provide a method and a device for manufacturing a laminated iron core obtaining sufficient caulking strength and preventing generation of defective parallelism and interlayer spaces of the laminated iron core even with a large iron core constituted of thin sheet iron core pieces.
例えば、薄板の鉄心片で構成される大型の鉄心であっても、十分なかしめ強度を得ることができると共に、積層鉄心の平行度不良及び層間隙間の発生を防止することが可能な積層鉄心の製造方法及び製造装置を提供する。 - 特許庁 - To provide a highly reliable composite substrate having no interlayer peeling, no bonding failure between a substrate and a resin layer as an intermediate layer and no crack etc., and no dimensional deviation in a via hole conductor formed on the resin layer as the intermediate layer and in the shape or positional accuracy of a thermal via.
基板と中間層である樹脂層との間で、層間剥離、接着不良、クラック等がなく、更に、中間層である樹脂層に形成されたビアホール導体やサーマルビアの形状や位置精度に寸法ズレのない、信頼性に優れた複合基板を提供する。 - 特許庁 - To provide a polishing composition suitable for chemical machine polishing (CMP) for a semiconductor part such as a semiconductor substrate and an interlayer insulation film, a recording medium part and an optical part, flattening a surface of an object to be polished and capable of increasing a polishing speed, and a polishing method.
半導体基板、層間絶縁膜などの半導体部品や、記録媒体部品および光学用部品などの化学的機械研磨（ＣＭＰ）に適し、被研磨物の表面を平坦にし、かつ研磨速度を高くできる研磨用組成物および研磨方法を提供すること。 - 特許庁 - Further, an interlayer insulating film 7 is formed on a surface of the n^--type substrate 1, and through contact holes 7a and 7b, a cathode electrode 8 is electrically connected to the n^+-type doped Poly-Si 5 and an anode electrode 9 is electrically connected to the p^+-type impurity layer 2.
また、ｎ^-型基板１の表面に、層間絶縁膜７を形成し、コンタクトホール７ａ、７ｂを通じて、ｎ^+型ドープトＰｏｌｙ−Ｓｉ５と電気的に接続されるようにカソード電極８を備えると共に、ｐ^+型不純物層２と電気的に接続されるようにアノード電極９を備える。 - 特許庁 - Since a top surface of a second interlayer insulation film 3 and that of a first wiring 11 made of copper are different from each other in height, a step is formed at a position corresponding to a position of the first wiring 11 on the top surface of a three-layer film constituting an MIM capacitive element 13 on the level difference.
第２の層間絶縁膜３の上面と銅を材料とする第１の配線１１の上面との高さが互いに異なるので、その上のＭＩＭ容量素子１３を構成する３層膜の上面には、第１の配線１１の位置に対応した位置に段差が形成される。 - 特許庁 - Then, the top side being the end on opposite side to the bottom of the contact plug 10 projects from the main face of the interlayer insulating film 9, and a capacitor lower electrode 11 is arranged, with its center being slid to cover the projection of the contact plug 10, on the contact plug 10.
そして、コンタクトプラグ１０の下面と反対側の端部である上面は、層間絶縁膜９の主面から突出しており、コンタクトプラグ１０の上部には、コンタクトプラグ１０の突出部を覆うようにキャパシタ下部電極１１が中心をずらして配設されている。 - 特許庁 - The resistance change film 11 is arranged in a lower part of a first contact hole 17 formed by penetrating a first interlayer insulation film 16, and the current suppression layer 13 is arranged in an upper part of the first contact hole 17 and in a position facing the resistance change film 11.
そして、抵抗変化膜１１は、第１の層間絶縁膜１６を貫通して形成された第１のコンタクトホール１７の下部に配置され、電流抑制層１３は第１のコンタクトホール１７の上部で、かつ抵抗変化膜１１に対向する位置に配置されている。 - 特許庁 - After that, the dummy gate electrode 4 and the thick-film sidewalls are exposed from the interlayer insulating film to be removed, the edges of the extension region 7 and part of the semiconductor substrate 1 are exposed, and a gate insulating film is grown on the exposed surface, thus forming a gate electrode in an embedded way.
次いで、層間絶縁膜からダミーゲート電極４および厚膜のサイドウォールを露出させてこれらを除去し、エクステンション領域７の端縁および半導体基板１の一部を露出させ、露出面にゲート絶縁膜を成長させゲート電極を埋込形成する。 - 特許庁 - As a result, even when the alignment layer 16 is formed by using an oblique vapor deposition method in a state in which a level difference section 17 is arranged on the third interlayer insulating film 43, the alignment layer 16 is formed over the entire level difference section 17 and a pixel electrode 9a, without unevenness.
この結果、第３層間絶縁膜４３上に段差部１７を設けた状態で斜方蒸着法を用いて配向膜１６を形成した場合でも、段差部１７及び画素電極９ａ上全体にムラなく配向膜１６が形成されていることになる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
