「interlayer」を含む例文一覧(6425)
＜前へ 1 2 .... 91 92 93 94 95 96 97 98 99 .... 128 129 次へ＞- In the thickness of the Al electrode 19, the length 31 starting from uppermost parts 17a of the interlayer insulating films 17 to the base of a recessed part 19a, existing in a surface of the Al electrode 19, is set to be not less than 1.8 μm.
また、Ａｌ電極１９の厚さに関して、層間絶縁膜１７の最上部１７ａからＡｌ電極１９の表面に存在する凹部１９ａの底面までの長さ３１を１．８μｍ以上とする。 - 特許庁 - To provide a multi-layered wiring enabling bare chip mounting which has an interlayer film or protective film made of an organic film, has an excellent moisture resistance, a good adhesion to the main metal of the wiring, and has a high reliability, and also to provide a method for manufacturing the wiring.
層間膜や保護膜に有機膜を用い、耐湿性に優れ、配線の主メタルとの密着性が良く、信頼性の高いベアチップ実装対応多層配線およびその作製方法を提供する。 - 特許庁 - In a pixel 1a of the solid-state imaging device 1, a light shielding interlayer connection member 15 for connecting each layer of a multilayered structure are provided to at least a part of a peripheral wiring part 14 in a periphery of a photodiode 17.
固体撮像装置１の画素１ａにおいて、フォトダイオード１７の周辺の周辺配線部１４の少なくとも一部に、多層構造の各層を連結する、遮光性の層間連結材１５を設ける。 - 特許庁 - To provide a general-purpose biodegradable resin laminate which has sufficient interlayer adhesion strength in addition to biogradability and excellent gas barrier properties, and is particularly suitable as a packaging material for food or the like.
生分解性及び優れたガスバリア性を有し、且つ十分な層間接着強度を有することにより、食品等の包装材料として特に適した汎用生分解性樹脂積層体を提供すること。 - 特許庁 - An Al-Cu alloy wiring is formed by a method where a Ti/TiN laminated film 34, an Al-Cu alloy layer 36 and a TiN/Ti laminated film 38 are deposited on an interlayer insulating film 32, such as an SiO2 film, to form a wiring layer 40.
本方法では、ＳｉＯ_2 膜等の層間絶縁膜３２上に、Ｔｉ／ＴｉＮ積層膜３４、Ａｌ−Ｃｕ合金層３６、及びＴｉＮ／Ｔｉ積層膜３８を堆積して、配線層４０を形成する。 - 特許庁 - The contact hole 27 is formed to be a tapered shape in its cross section whose inner diameter becomes small toward the electrode layer 23 side from the surface of the interlayer insulation film 25, and the taper angle of the contact hole 27 is 30° or more and 80° or less.
コンタクトホール２７は、層間絶縁膜２５の表面から電極層２３側へ向かって内径が小さくなる断面テーパ状に形成され、コンタクトホール２７のテーパ角は、３０°以上且つ８０°以下である。 - 特許庁 - On the insulation film 22 containing the interconnections 23 in the semiconductor substrate 21 including the interconnections 23 on the insulation film 22, a thin protection film 24 is formed without applying a substrate bias voltage, and thereafter the interlayer insulating film 25 is formed.
絶縁膜２２上に配線２３を有する半導体基板２１に配線２３を含む絶縁膜２２上に、基板バイアスを印加させることなく薄い保護膜２４を形成してから、層間絶縁膜２５を形成する。 - 特許庁 - The above-mentioned problem is solved by introducing steam and water existing in the interlayer to a deaerating cylinder and discharging them to the outside by partially bonding bonding sections onto the top face and underside of the rubberized asphalt layer.
ゴムアスファルト層の上面、下面への接着部を部分接着することにより、層間に存在する水蒸気や水を脱気筒に導き外部に放出するようにしたことにより前記課題を解決した。 - 特許庁 - To provide a wiring structure which enhances reliability on performances as well as yield of a semiconductor device by preventing the occurrence of diffusion between an interlayer dielectric and wiring, and to provide a method for manufacturing the same.
層間絶縁膜と配線との間の拡散を防止し、半導体デバイスの性能に関する信頼性および製造歩留まりを向上させることが可能な配線構造およびその製造方法を提供する。 - 特許庁 - To provide a tunnel magnetism detection element that reduces the interlayer coupling magnetic field Hin while further minimizing variations in RA and resistance change rate (ΔR/R), particularly, compared with the conventional one.
特に、従来に比べて、ＲＡや抵抗変化率（ΔＲ／Ｒ）の変動を小さく抑え、且つ、層間結合磁界Ｈｉｎを小さくすることが可能なトンネル型磁気検出素子を提供することを目的としている。 - 特許庁 - During the process of patterning a thin film resistor 28 in an SOG film 26 formed on a silicon substrate 20 as a base interlayer insulating film and a second TEOS film 27, moisture is left in the SOG film 26.
シリコン基板２０上に下地層である層間絶縁膜として成膜したＳＯＧ膜２６および２ｎｄＴＥＯＳ膜２７に薄膜抵抗体２８をパターニングする過程で、水分がＳＯＧ膜２６中に残留する。 - 特許庁 - To provide a film which is adequate as an interlayer dielectric in a semiconductor element device or the like, capable of forming the film having a proper uniform thickness and excellent in film characteristics such as a dielectric constant, a Young's modulus or the like.
半導体素子デバイスなどにおける層間絶縁膜として使用するのに適した、適当な均一な厚さを有する膜が形成可能な、しかも誘電率、ヤング率などの膜特性に優れた膜を提供する。 - 特許庁 - To provide a nonvolatile semiconductor memory device having an interlayer insulating film made to assure large coupling capacitance between a controlling gate and a floating gate, while assuring electric field moderating effect and leak prevention function.
電界緩和効果とリーク防止機能を確保しながら、制御ゲートと浮遊ゲートの間の大きな結合容量をも確保できるようにした層間絶縁膜を持つ不揮発性半導体記憶装置を提供する。 - 特許庁 - In the formation of groove wiring, mask layers 4 and 5 which are constituted of stacked inorganic insulating films and have apertures 8 are made in the specified region of the interlayer insulating film constituted of an organic low-permittivity insulating film 3.
溝配線の形成において、有機系の低誘電率絶縁膜３で構成される層間絶縁膜の所定の領域に、積層する無機絶縁膜で構成され開口８を有するマスク層４，５を形成する。 - 特許庁 - By etching the laminated layer using the plug consisting of the third metal film 111 and the first patterned interlayer insulating film 107 as a mask, a metal wiring composed of the laminated layer is formed.
前記積層膜に対して、第３の金属膜１１１からなるプラグ及びパターン化された第１の層間絶縁膜１０７をマスクにしてエッチングを行なって、前記積層膜からなる金属配線を形成する。 - 特許庁 - To provide a method for producing an intercalation compound by which the increase of the internal pressure can be suppressed or prevented at a step of inserting a carbon-based intercalant such as fullerene into an interlayer of a hexagonal crystal having a layered structure.
層状構造を有する六方結晶の層間へのフラーレンなど炭素系インターカラントの挿入工程における内圧上昇を抑制又は回避できる層間化合物の製造方法を提供する。 - 特許庁 - A nonvolatile memory cell, an nMOS transistor and a pMOS transistor are formed on the surface of an Si substrate 1, and then an interlayer dielectric 19 is formed to cover them.
Ｓｉ基板１の表面に、不揮発性メモリセル、ｎＭＯＳトランジスタ及びｐＭＯＳトランジスタを形成した後、不揮発性メモリセル、ｎＭＯＳトランジスタ及びｐＭＯＳトランジスタを覆う層間絶縁膜１９を形成する。 - 特許庁 - An interlayer insulating film 24 is formed on the source electrode 22 of an FET formed on a silicon substrate 1, and the upper face is flattened with CMP(chemical and mechanical polishing) or the like, and then an insulating antireflection film 26 is formed.
シリコン基板１上に形成したＦＥＴのソース電極２２上に層間絶縁膜２４を形成して上面をＣＭＰ等により平坦化してから絶縁性の反射防止膜２６を形成する。 - 特許庁 - To provide an interlayer connection method for improving through-holes in reliability and to provide a circuit board using the same in a multilayer printed wiring board which functions as a circuit board of an electrical apparatus and is composed of two or more circuit boards.
電気機器の回路基板として機能する２層以上の多層プリント配線板において、スルーホールの信頼性を向上させるための層間接続方法、およびそれを利用した回路基板を提供する。 - 特許庁 - To provide an interlayer for a laminated glass having high heat shielding performance and also free from lowering of visible light transmittance and increasing of a reflective yellow index value even when the film is exposed to solar radiation for a long period and to provide the laminated glass.
高い遮熱性能を有し、かつ、長期間日射にさらされた場合でも可視光透過率の低下や反射イエローインデックス値の上昇のない合わせガラス用中間膜及び合わせガラスを提供する。 - 特許庁 - To provide a nonvolatile semiconductor storage device having an interlayer dielectric capable of securing a large coupling capacity between a control gate and a floating gate while securing electric field relaxation effect and leakage preventing function.
電界緩和効果とリーク防止機能を確保しながら、制御ゲートと浮遊ゲートの間の大きな結合容量をも確保できるようにした層間絶縁膜を持つ不揮発性半導体記憶装置を提供する。 - 特許庁 - The semiconductor device according to the present invention comprises: a semiconductor substrate; an interlayer dielectric film formed on the semiconductor substrate; a wiring disposed in the interlayer dielectric film; and a first and a second anti-fuse wiring that are connected to the wiring, face each other with a space therebetween that provides electrical insulation, and are capable of conduction through the disposition of a conductive member in the space.
本発明の実施の形態に係る半導体装置は、半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜中に配置された配線と、前記配線に接続され、電気的に絶縁可能な間隔を有して対向し、前記間隔に導電部材を配置することにより導通可能な第１および第２の接続端部を有した第１および第２のアンチヒューズ配線と、を有する。 - 特許庁 - The IC package is constructed such that it has multiple laminated dielectric layers, internal electrode layers arranged between the mutually different dielectric layers, and interlayer connectors electrically connecting the internal electrode layers one another so as to penetrate through the dielectric layers, and that at least one notch 22 or 23 is formed at a place in the IC package's side surface that does not reach to an interlayer connector formation location.
積層された複数の誘電体層と、互いに異なる前記誘電体層間に配置された内部電極層と、前記誘電体層を貫通するようにして前記内部電極層を互いに電気的に接続する層間接続体とを具え、前記ＩＣパッケージの側面において前記層間接続体の形成位置にまで達しないような位置に少なくとも１つのノッチ２２，２３を形成するようにしてＩＣパッケージを構成する。 - 特許庁 - The decorative laminated glass comprises two transparent substrates 120 and an interlayer 110 including two adhesive resin films 113 and a base film 112 having an ink layer 111 printed in a predetermined pattern therebetween, the interlayer 110 being arranged between the transparent substrates 120 to be combined with each other, wherein the base film 112 is subjected to an adhesion-facilitating treatment and the adhesive resin film 113 comprises an ethylene-vinyl acetate copolymer.
所定模様に印刷されたインキ層１１１を有する基材フィルム１１２を２枚の接着樹脂膜１１３の間に有する中間膜１１０を、２枚の透明基板１２０の間に介在させて接合一体化させた装飾合わせガラスであって、 前記基材フィルム１１２が易接着処理され、且つ 前記接着樹脂膜１１３が、エチレン酢酸ビニル共重合体を含むことを特徴とする装飾合わせガラス。 - 特許庁 - The semiconductor device 101 includes: a plurality of first conductive guard ring layers 2 surrounding the element region 51, annularly formed, and diffused in the depth direction in the terminal region 52; first interlayer dielectrics 3 formed to be embedded in the substrate 1 between the adjacent guard ring layers 2; and second interlayer dielectrics 11 formed on the surface of the substrate 1 from the element region 51 to the terminal region 52.
半導体装置１０１は、終端領域５２に素子領域５１を囲む環状に形成されると共に深さ方向に拡散した第１導電型の複数のガードリング層２と、隣接するガードリング層２の間において基板１に埋め込まれるように設けられた第１層間絶縁膜３と、素子領域５１から終端領域５２に亘って基板１の表面に設けられた第２層間絶縁膜１１とを備える。 - 特許庁 - To provide a constituent used for forming a porous interlayer dielectric that contains a solvent for dissolving a saccharide or a derivative for the same, an organic or inorganic matrix precursor which is thermally stable, and the saccharide or derivative for the same and/or an organic or inorganic matrix precursor, and to provide a method of manufacturing a porous semiconductor interlayer dielectric having small pores each with a size of 50Å or below using the same.
糖類またはその誘導体；熱的に安定な有機または無機マトリックス前駆体；および、前記糖類若しくはその誘導体および／または有機若しくは無機マトリックス前駆体を溶解させる溶媒を含有する多孔性層間絶縁膜の形成に用いられる組成物およびこれを用いて気孔の大きさが５０Å以下の水準とごく小さい多孔性半導体層間絶縁膜を製造する方法を提供する。 - 特許庁 - In this manufacturing method for a high-aperture liquid crystal display which comprises an active matrix substrate having signal lines, an interlayer insulation film which covers a switching device and pixel electrodes, a opposing substrate and a liquid crystal layer between the substrates, the interlayer insulation film is formed by transferring a photosensitive thermosetting resin layer of a negative photosensitive thermosetting transfer material having a photosensitive thermosetting layer using laminating method.
信号線とスイッチング装置を覆う層間絶縁膜と画素電極を有するアクティブマトリクス基板と対向基板と該両基板に介在する液晶層とを備えるハイアパーチャー型液晶表示装置の製造方法において、前記層間絶縁膜が感光性熱硬化性樹脂層を有するネガ型感光性熱硬化型転写材料の該感光性熱硬化性樹脂層をラミネート法により転写して形成されることを特徴とする。 - 特許庁 - In the phase change memory formed in a memory matrix pattern, crevices 13 and 15 lower in the thermal conductivity than interlayer insulating films 9 and 12 are formed between adjacent upper electrode films 6 and between adjacent lower electrode films 4, whereby heat generating inside the phase change memory is prevented from dissipating through the interlayer insulating films 9 and 12, and a phase change material film 5 is efficiently heated at a lower current than a conventional one.
メモリマトリクス状に形成された相変化メモリにおいて、隣り合う上部電極膜６同士の間および隣り合う下部電極膜４同士の間に、層間絶縁膜９、１２よりも熱伝導率の低い空隙１３、１５を形成することにより、相変化メモリ内で発生する熱が層間絶縁膜９、１２を通じて散逸することを防ぎ、相変化材料膜５を従来より低い電流で効率的に加熱することを可能とする。 - 特許庁 - In the semiconductor integrated circuit device having a through-hole electrode, when a through-via is formed after forming a pre-metal wiring layer, a silicon nitride type insulation film is used as a metal diffusion prevention film at an interface of an interlayer insulation film located at the upper end of the through-hole electrode, and a silicon carbide type insulation film is used as the metal diffusion prevention film at other interfaces of the interlayer insulation films.
本願の一つの発明は、貫通電極を有する半導体集積回路装置において、プリメタル配線層形成よりも後に貫通ビアを形成する場合において、貫通電極の上端に当たる層間絶縁膜の界面に、メタル拡散防止絶縁膜として、窒化シリコン系絶縁膜を使用し、それ以外の層間絶縁膜の界面に、メタル拡散防止絶縁膜として、炭化シリコン系の絶縁膜を使用するものである。 - 特許庁 - The photocatalyst includes the base material, the interlayer provided on the base material, and a photocatalyst layer, wherein the photocatalyst layer contains photocatalyst particles with a mean particle diameter of less than 100 nm and excitation wavelength of 380 nm or longer, and the interlayer contains a weatherable resin, an inorganic extender pigment or an inorganic white pigment with a mean particle diameter of 100 nm or longer, and hydroxyphenyltriazine compound.
基材と、基材上に設けられる中間層と、光触媒層とを備えた光触媒塗装体であって、前記光触媒層には、平均粒径が１００ｎｍ未満かつ励起波長が３８０ｎｍ以上の光触媒粒子が含まれており、前記中間層には、耐候性樹脂と、平均粒径１００ｎｍ以上の無機体質顔料又は無機白色顔料と、ヒドロキシフェニルトリアジン化合物とが含まれていることを特徴とする光触媒塗装体。 - 特許庁 - This integrated circuit is constituted of a multiple wiring structure having three layers or more includes ground wirings 103, 108 made into a first wiring layer 107a, signal wirings 101, 106 made in a third wiring layer, an insulating part made in a second wiring layer 107, and dielectric bodies of interlayer film regions 102, 109 including interlayer films 111a and 111b between these wiring layers.
３層以上の多層配線構造を有する集積回路において、第１配線層１０７ａに設けられた配線１０３及び１０８を接地線とし、第３配線層に設けられた配線１０１及び１０６を信号線とし、第２配線層１０７ｂの絶縁体部分及びこれらの配線層間の層間膜１１１ａ及び１１１ｂを含む層間膜領域１０２及び１０９を誘電体とする伝送線路を構成する。 - 特許庁 - This manufacturing method of a semiconductor element includes steps of forming: multiple metal wires on a semiconductor substrate; a reaction prevention film on the metal wires in a region with via holes formed therein; an interlayer insulation film on the semiconductor substrate including the reaction prevention film; via holes by etching the interlayer insulation film above the reaction prevention film; and the via plugs in the via holes.
半導体基板上に多数の金属配線を形成する段階;ビアホールが形成される領域の前記金属配線上に反応防止膜を形成する段階;前記反応防止膜を含む前記半導体基板上に層間絶縁膜を形成する段階;前記反応防止膜の上部の前記層間絶縁膜をエッチングしてビアホールを形成する段階;前記ビアホール内部にビアプラグを形成する段階を含む半導体素子の製造方法。 - 特許庁 - To provide a method for mounting a semiconductor element on a wiring substrate through a protrusion electrode for an external connection not containing lead (Pb), and for mitigating stress acting on a wiring layer laminated through an interlayer insulating film composed of a Low-K material in the semiconductor element from the wiring substrate during such mounting, thereby an occurrence of an interlayer detachment may be suppressed.
鉛（Ｐｂ）を含有しない外部接続用突起電極を介して半導体素子を配線基板に実装する方法であって、当該実装の際に、配線基板から、当該半導体素子に於けるＬｏｗ−Ｋ材料から構成される層間絶縁膜を介して積層されている配線層に作用する応力を緩和して、層間剥離の発生を抑制することができる半導体素子の実装方法を提供することを目的とする。 - 特許庁 - In the buildup wiring board comprising a core substrate 11 having a via 12 formed in the insulating layer and filled with conductive paste 13 for interlayer connection, and a buildup layer 14 formed at least on one side of the core substrate 11 and having a via 15 for interlayer connection, the diameter at the bottom of the via 15 formed in the buildup layer 14 is made substantially uniform.
絶縁層にビア１２が形成されこれらのビア１２内に層間接続するための導電性ペースト１３が充填されたコア基板１１と、このコア基板１１の少なくとも一方の面に形成され層間接続するためのビア１５が形成されたビルドアップ層１４とを有するビルドアップ配線板であって、前記ビルドアップ層１４に形成されたビア１５の底部の直径が、各々がほぼ均一に形成されたことを特徴とするビルドアップ配線板である。 - 特許庁 - To solve problems of image defects and deterioration of vacuum accompanying scrape of a surface of an interlayer insulating membrane arranged between a screen image signal wiring and a scanning signal wiring, and provide a long life image display device superior in display characteristics.
映像信号配線と走査信号配線間に配置される層間絶縁膜の表面の削れに伴う画質不良、真空度劣化を解決し、表示特性の優れた長寿命の画像表示装置を提供する。 - 特許庁 - In addition, the cause of yield deterioration is specified by obtaining the measured values of circuit dimensions, film thicknesses, interlayer alignment dimensions, electrical characteristics 74, etc., from the same wafer at every measurement item and comparing the results with the yield of the defectless chips.
また、同じウェハで測定した回路寸法、膜厚寸法、層間位置合せ寸法、電気特性７４などの測定値を測定項目毎にそれぞれ求め、その結果と欠陥無チップの歩留りを比較し、歩留り劣化原因を特定する。 - 特許庁 - To provide a semiconductor device reduced in cost, by enabling a crack to be detected when the crack occurs in an interlayer insulating film at the time of contacting of a probe needle with a bonding pad, and, by thereby improving a yield in subsequent assembling processes.
ボンディング用パッドに対するプローブ針の接触時に層間絶縁膜にクラックが入った場合に、そのクラックの有無を検出できるようにし、後の組み立て時の歩留りの向上を図り、もってコストの低減化を図ること。 - 特許庁 - To obtain a method for manufacturing a lamination ceramic electronic part in which an interlayer separation or the like is not caused between ceramic green sheets, and an occurrence of cracks after being baked can be suppressed; and which can obtain the lamination ceramic electronic part with the high reliability.
セラミックグリーンシート間で層間剥離などが発生せず、焼成後におけるクラックの発生を抑えることができ、信頼性の高い積層セラミック電子部品を得ることができる、積層セラミック電子部品の製造方法を得る。 - 特許庁 - In the surface side of a semiconductor substrate 10; there are formed an interlayer insulation film 17 which has two-layer structure including a first layer film 18 consisting of an insulation material of an organic system, and a second layer film 19 consisting of an insulation material of an inorganic system.
半導体基板１０の表面側に、有機系の絶縁材料からなる第１層膜１８、無機系の絶縁材料からなる第２層膜１９の２層構造を有する層間絶縁膜１７が形成される。 - 特許庁 - This is heated to eliminate gas in the interlayer insulation film 6 to quickly cool it down to a substrate holder temperature, and after impurities in the contact hole 6A are removed by RF plasma annealing, a wiring layer 7 is formed as a desirable pattern.
これを加熱して層間絶縁膜６中のガス除去して基板ホルダ温度まで急速冷却し、ＲＦプラズマアニールによりコンタクトホール６Ａ中の不純物を除去した後配線層７を所望のパターンに形成する。 - 特許庁 - To provide a resin composition which gives a cured produce excellent in flexibilyty, soldering heat resistance, heat deterioration resistance and electroless gold plating resistance and is developable with an organic solvent or a dilute alkaline solution and suitable for a solder resist and an interlayer insulating layer.
硬化物の可撓性や半田耐熱性、耐熱劣化性、無電解金メッキ耐性に優れ、有機溶剤又は希アルカリ溶液で現像ができ、ソルダーレジスト用及び層間絶縁層用に適する樹脂組成物を提供する。 - 特許庁 - To provide a peeling apparatus suitable for finding the optimal peeling angle at which the stability of peeling is excellent and peeling failure seldom occurs and capable of preventing peeling failure such as interlayer fracture in a core layer, and to provide a laminator applying the peeling apparatus.
剥離の安定性に優れ、剥離不良が生じ難い最適な剥離角度を見つけるのに好適で、中心層の層間破壊等の剥離不良を防止できる剥離装置と、これを適用したラミネート装置を提供する。 - 特許庁 - To provide a grinding material and a polishing material, or a grinding method and a polishing method for obtaining a base board having no flaw and a polishing trace by improving polishing accuracy of surfaces of the base board, an interlayer insulating film, a circuit pattern, etc.
本発明は、基板や層間絶縁膜、回路パターン等の表面の研磨精度を向上させ、キズや研磨痕の無い基板が得られる研削材や研磨材若しくは研削方法や研磨方法を提供することを目的とする。 - 特許庁 - The interlayer connecting member is further provided with: an insulating resin sheet 12 of a thermosetting resin; hole parts 24 formed at predetermined positions of the resin sheet 12; and identical balls 14, stored in the hole parts 24 and each having a diameter larger than the thickness of the resin sheet 12.
熱硬化性樹脂の絶縁性の樹脂シート１２と、樹脂シート１２の所定位置に形成された穴部２４と、穴部２４に収容され樹脂シート１２の厚みよりも直径が大きい同ボール１４を備える。 - 特許庁 - The double-sided board is equipped with wiring circuits on both its sides, an interlayer connection via filled up with plating, one conductor layer formed of conductor foil, and the other conductor layer formed of plating on an etched surface.
両面に配線回路を備えると共に層間接続ビアがめっきにて充填され、かつ一方の導体層が導体箔で形成されていると共に他方の導体層がエッチング処理面にめっきで形成されている両面基板。 - 特許庁 - A fuse part 13 and a pad electrode 17 are formed with a metal writing layer of the top layer over an interlayer insulating film 12, over which an inorganic insulating protective film 14 is formed, and then an opening part 18 at the upper part of the pad electrode 17 is formed.
層間絶縁膜１２上に、ヒューズ部１３及びパッド電極１７を最上層の金属配線層で形成し、その上に無機絶縁保護膜１４を形成後、パッド電極１７の上部の開口部１８を形成する。 - 特許庁 - A failure diagnosis circuit 101 detects the interlayer short circuit short-circuiting to a source voltage terminal or a ground, and performs a failure diagnosis while a high-side switch element, a low-side switch element, or an electromagnetic load itself has a predetermined impedance.
ハイサイドスイッチ素子、ロウサイドスイッチ素子あるいは電磁負荷自身が、ある所定のインピーダンスを持った状態で、電源電圧端子もしくはグランドに短絡したレアショートを検出し、故障診断を行う故障診断回路１０１を設ける。 - 特許庁 - To obtain a resin composition excellent in the flexibility of its cured body and in the resistance of the body to the heat of soldering, thermal deterioration and electroless gold plating, developable with an organic solvent or a dilute alkali solution and suitable for a soldering resist and for an interlayer dielectric.
硬化物の可撓性や半田耐熱性、耐熱劣化性、無電解金メッキ耐性に優れ、有機溶剤又は希アルカリ溶液で現像ができ、ソルダーレジスト用及び層間絶縁層用に適する樹脂組成物を提供する。 - 特許庁 - To obtain a method for fabricating a semiconductor device having interconnection or plugs buried in an insulation film in which an oxide film can be removed from the surface of a lower interconnection while preventing intrusion of copper from a via hole or a trench into an interlayer insulation film.
絶縁膜に埋め込まれる配線又はプラグを有する半導体装置の製造方法に関し、ビアホール又は溝から層間絶縁膜への銅の侵入を防止しながら下側の配線の表面の酸化膜を除去すること。 - 特許庁 - In order to expose an n^+-type emitter region 5 or a body p layer 6 (p-type base region 3), an opening end of a contact hole 10a formed on an interlayer insulating film 10 is retracted, and the opening width of the contact hole 10a is expanded.
ｎ^+型エミッタ領域５やボデーｐ層６（ｐ型ベース領域３）を露出させるために層間絶縁膜１０に形成されるコンタクトホール１０ａの開口端を後退させ、コンタクトホール１０ａの開口幅を広げる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
