「interrupt controller」を含む例文一覧(154)
＜前へ 1 2 3 4 次へ＞- At least one embodiment of the centralized interrupt controller has firewall logic for filtering out transmission of a selected interrupt message.
中央化されたインタラプトコントローラの少なくとも１つの実施例はまた、選択されたインタラプトメッセージの送信をフィルタアウトするためのファイアウォールロジックを有する。 - 特許庁 - To provide a bus controller capable of appropriately extracting an interrupt signal from a bus sharing the interrupt signal and a data transaction signal.
割込み信号とデータトランザクションの信号とを共有しているバスにおいて、適切に割り込み信号を抽出することができるバス制御装置を提供する。 - 特許庁 - A control circuit 15 on receiving the hit signal outputs an interrupt signal to a controller 2, the controller 2 writes the samples of the formats to be detected in order to the register 6 each time the interrupt signal is received.
制御回路１５はヒット信号を受けてコントローラ２へ割込信号を出力し、コントローラ２は割込信号を受ける毎にレジスタ６に検出対象フォーマットのサンプルを順次書き込む。 - 特許庁 - To provide an industrial controller allowing an ASIC side to decide whether it is presently during an interrupt or not without using an instruction processed by an MPU such as an interrupt inhibition instruction or an interrupt inhibition release instruction and to execute interrupt inhibition.
割り込み禁止命令や割り込み禁止解除命令のようにＭＰＵが処理する命令を用いることなく、ＡＳＩＣ側で現在割り込み中か否かを判断し、割り込み禁止処理を実行することができる産業用コントローラを提供すること - 特許庁 - To provide a communication controller which does not interrupt data communication as much as possible even when blackout occurs.
停電が発生してもデータ通信を可能な限り中断させない通信制御装置を提供する。 - 特許庁 - An apparatus CPU of a data recorder instructs block read to a memory stick controller, and becomes an interrupt waiting state.
データ記録装置の機器ＣＰＵは、メモリスティック・コントローラにブロック・リードを指示し割り込み待ち状態となる。 - 特許庁 - To make a data processing system 2 having a nested interrupt controller 24 support nested active interrupts.
ネスト状の割込みコントローラ２４を備えたデータ処理システム２はネスト状のアクティブな割込みをサポートする。 - 特許庁 - A controller of the interrupt notification network analyzes the transmitted interrupt notification packet, refers to the process ID stored inside thereof and a correspondence table of the processor unit executing the process ID, seeks the processor unit of the destination of the interrupt notification, and transmits the interrupt notification packet to the processor unit.
割り込み通知ネットワークの制御部は、送信されてくる割り込み通知パケットを解析して、内部に保持するプロセスＩＤとそれを実行しているプロセッサユニットの対応テーブルを参照し、割り込み通知先のプロセッサユニットを求めて、そのプロセッサユニットに割り込み通知パケットを送信する。 - 特許庁 - This tunnel interrupt broadcast control system 10 comprises: a central controller 12; a plurality of interrupt broadcast devices 16(i) connected to the central controller 12 via the communication line 14; and rebroadcast devices 22(i).
トンネル割込放送制御システム１０は、中央制御装置１２と、通信回線１４を介して中央制御装置１２に接続される複数の割込放送装置１６（ｉ）と、再放送装置２２（ｉ）とから構成される。 - 特許庁 - Alternatively, an interrupt controller is set to an interruption inhibition state as a first process of processes to restore the data of the main memory until the check point time, and the data of the main memory and the data of the register of the CPU are restored until the check point time, and the interrupt inhibition state of the interrupt controller is released.
又は、チェックポイント時点までメインメモリのデータを回復させる処理の最初の処理として、割込コントローラを割り込み禁止状態に設定し、チェックポイント時点までメインメモリのデータ及びＣＰＵのレジスタのデータを回復させた後に、割込コントローラの割り込み禁止状態を解除する。 - 特許庁 - Moreover, each of the display controller, a sound controller and an electric decoration controller simultaneously reset the individual clock signals for timer interrupt based on a reset signal from a resetting circuit 84.
しかも、表示制御装置と音制御装置と電飾制御装置のそれぞれがリセット回路８４からのリセット信号に基づいてタイマ割込み用のクロック信号を同時にリセットする。 - 特許庁 - For example, the circuit module identifies a central processing unit that instructs a start request, and supplies an interrupt request signal to an interrupt controller corresponding to the identified central processing unit.
例えば回路モジュールは起動要求を指示した中央処理装置を識別し、当該中央処理装置に対応する割り込みコントローラに割り込み要求信号を供給する。 - 特許庁 - Then, the Ethernet(R) controller outputs a Low signal as an interrupt signal to the interrupt port of the CPU from the Link_ACT terminal via the signal transmission line (S3).
そして、イーサネット（登録商標）コントローラが、信号伝送路を介してＬｉｎｋ＿ＡＣＴ端子から、Ｌｏｗ信号を割込み信号として、ＣＰＵの割込みポートに出力する（Ｓ３）。 - 特許庁 - The virtualization logic is to receive a first interrupt from the physical device controller, and in response to the reception, send a second interrupt to the processor from one of a plurality of virtual device controllers.
仮想化ロジックは、物理デバイスコントローラから第１の割り込みを受信して、この受信に応じて、複数の仮想デバイスコントローラのうち１つからプロセッサに第２の割り込みを送信する。 - 特許庁 - To provide an interruption controller unit which can stop an operation by an interrupt operation after an elapse of a predetermined time even when an interrupt address does not coincide with an address value indicated by a program counter.
割込アドレスがプログラムカウンタの示すアドレス値と一致しない場合にも、一定時間経過後に割込動作することで動作を停止することが可能な割込制御装置を得る。 - 特許庁 - To realize an interruption controller and an interruption control method for improving the degree of real time performance when one interrupt process is configured of parts whose interrupt priority levels are different.
ひとつの割り込み処理が割り込み優先レベルの異なる部分から構成されている場合にリアルタイム性の度合を向上できる割り込み制御装置及び方法を実現する。 - 特許庁 - The controller 650 generates an interrupt output signal 659 toward a processor 610, according to generation of the interrupt output signal 629 and 639.
割り込みコントローラ６５０は、Ｉ／Ｏ装置それぞれからの割り込み出力信号６２９，６３９の発生に応じて、プロセッサ６１０に対して割り込み出力信号６５９を発生する。 - 特許庁 - To provide a multi-link controller that can prevent the interrupt of communication even on the occurrence of a channel fault.
回線障害が発生しても通信が中断することを防止することができるマルチリンク制御装置を提供する。 - 特許庁 - When receiving the interrupt signal, the controller supplies driving voltage to the keypad module which generates a parallel signal.
割込み信号を受信すると、制御装置は、並列信号を発生させるキーパッドモジュールへ駆動電圧を供給する。 - 特許庁 - To provide a small-sized power supply controller which can inexpensively interrupt the power supply to a load from a battery and can detect the output current of the battery.
バッテリーから負荷への電力の投入遮断及び出力電流の検出を小型で安価に行うこと。 - 特許庁 - The semiconductor device including a plurality of function circuits each outputting an interrupt request signal to the main controller includes: a load state detection part detecting a load state of the main controller; and an interrupt control part restricting the output of the interrupt request signal according to a detection result of the load state.
主制御装置に割込み要求信号を出力する複数の機能回路を備える半導体装置であって、前記主制御装置の負荷状態を検出する負荷状態検出部と、前記負荷状態の検出結果に応じて前記割込み要求信号の出力を制限する割込み制御部とを備える。 - 特許庁 - Moreover, each of the display controller and an electric decoration controller simultaneously reset the individual clock signals for timer interrupt based on a reset signal from a resetting circuit 84.
しかも、表示制御装置および電飾制御装置のそれぞれがリセット回路８４からのリセット信号に基いてタイマ割込み用のクロック信号を同時にリセットする。 - 特許庁 - To detect failure in microcomputer which constitutes a controller to prevent the repetition of restart operation due to the failure in the controller, and interrupt the supply of fuel gas.
コントローラを構成するマイクロコンピュータの不良を検出し、コントローラの不良に起因する再起動動作の繰り返しを防止し、燃料ガスの供給を遮断する。 - 特許庁 - An upper level controller gives an interrupt signal to a charging controlling controller 19 at the time when a moving robot l comes to be in a state to arrive at a charging station soon.
上位コントローラは、移動ロボット１がまもなく充電ステーションに到着する状態となったときに、充電制御コントローラ１９に割り込み信号を与える。 - 特許庁 - An interruption controller 30 stores the presence/absence of an interrupt signal from hardware, and stores validity/invalidity designation conditions for designating the validity/invalidity of the interrupt signal.
割込みコントローラ３０は、ハードウェアからの割込み信号の有無を割込み要因として保持するとともに、その割込み信号の有効または無効を指定するための有効／無効指定条件を保持する。 - 特許庁 - To provide an image reader that can immediately interrupt input processing to a controller with a high data transfer efficiency.
データ転送効率が高く、制御装置への入力処理を即時中断させることのできる画像読み取り装置を提供する。 - 特許庁 - A CPU has an interrupt port, and an Ethernet(R) controller has a Link_ACT terminal and a SPEED 100 terminal, etc.
ＣＰＵは、割込みポートを有し、イーサネット（登録商標）コントローラは、Ｌｉｎｋ＿ＡＣＴ端子と、ＳＰＥＥＤ１００端子等を有する。 - 特許庁 - The storage content is periodically read to the interrupt controller 30, and stored as history information in a nonvolatile memory 25.
この割込みコントローラ３０に保持内容が定期的に読出され、それが履歴情報として不揮発性メモリ２５に記憶される。 - 特許庁 - The multicore processor 80 is provided with an interrupt controller 1, an exclusive lock mechanism unit 2, microcontroller units 3 to 6, and a bus 7.
マルチコアプロセッサ８０には、割り込みコントローラ１、排他ロック機構部２、マイクロコントローラユニット３乃至６、及びバス７が設けられる。 - 特許庁 - When an interrupt request is notified, an interrupt controller 8 notifies the CPU of execution of the interrupt processing and outputs a priority processing request signal PPR for requesting priority acceptance of the access request of the CPU to the bus access arbitration circuit 7.
割り込みコントローラ８は、割り込み要求が通知されると、ＣＰＵに対して割り込み処理の実行を通知するとともに、当該ＣＰＵのアクセス要求を優先して受け付けることを要求する優先処理要求信号ＰＰＲをバスアクセス調停回路７に出力する。 - 特許庁 - The controller 13a executes an interrupt processing for writing measured data associated with specific behavior, with the predetermined conditions as a trigger.
制御部１３は、所定の条件をトリガとして、特定挙動に関連する計測データを書き込むための割り込み処理を実行する。 - 特許庁 - Further, an interrupt signal generated on the side of the docking station 200 is serially transferred from the controller 35 through the serial LVDS line for transferring the data of the bus cycle to the controller 15 as well.
さらに、ドッキングステーション２００側で発生された割り込み信号も、バスサイクルのデータを転送するシリアルＬＶＤＳ線路を介してコントローラ３５からコントローラ１５にシリアル転送される。 - 特許庁 - A D.C. controller circuit applies a zero-cross detection interrupt to a CPU when an on-signal from a zero-cross circuit is changed over to an off-signal, and the CPU 71 counts up the number of interrupts in each zero-cross detection interrupt.
ＤＣコントローラ回路が、ゼロクロス検出回路からのオン信号からオフ信号への変化時にＣＰＵに対してゼロクロス検出割り込みをかけ、ＣＰＵ７１はゼロクロス検出割り込み時に割り込み回数をカウントする。 - 特許庁 - The interrupt controller 2 controls to apply an interrupt to the processor 3 whose operation rate is closest to an upper limit operation rate and does not exceed the upper limit operation rate, among the predicted operation rates of the processors 3.
そして、割り込みコントローラ２は、予測された各プロセッサ３の動作率のうち、上限動作率を超えず、かつ上限動作率に最も近い動作率のプロセッサ３に対して割り込み処理を割り当てるように制御する。 - 特許庁 - In the power source output controller 1 of this invention, a CPU 20 is driven by an interrupt signal of a interrupt timer 11 and compares a monitor value input by an A/D converter 12 with a determined target value.
本発明の電源出力制御装置１では，ＣＰＵ２０は，割込タイマ１１の割込信号によって駆動され，Ａ／Ｄコンバータ１２によって入力されたモニタ値を所定の目標値と比較する。 - 特許庁 - Upon the receipt of the recording request special telephone number, the controller 8 controls an exchange switch 7 to set up a voice recording interrupt path 11 for interrupt connection of a voice recorder 6 to the call path 9.
制御装置８は、記録要求特別電話番号受信すると、通話パス９に音声記録装置６を割り込み接続するため音声記録割り込みパス１１を確立するよう交換スイッチ７を制御する。 - 特許庁 - A controller 111 is set to a preset immobile time, upon detecting a fault in a stable operating state after start-up, to interrupt operation of an inverter 110 to interrupt supply of driving power to a lamp 121.
コントローラ１１１が、スタートアップ後の安定運転状態下に障害を検出するとインバーター１１０の運転を中断させ、ランプ１２１への駆動電力供給を中断させるプリセット不動時間に入る。 - 特許庁 - To provide a load controller, a load control method and a load control program, with which a plurality of loads are controlled by a single timer interrupt processing.
１つのタイマ割込み処理により複数の負荷を制御する負荷制御装置、負荷制御方法、及び負荷制御プログラムを提供する。 - 特許庁 - A dial signal receiver 5 transmits the recording request special telephone number received via a dial reception interrupt path 10 to a controller 8.
ダイアル信号受信装置５は、ダイアル受信割り込みパス１０を介して受信した、記録要求特別電話番号を制御装置８へ送る。 - 特許庁 - For instance, the controller 15 applies an interrupt at prescribed intervals and monitors the state of the overcurrent detection signal on the line 4.
例えばモデムコントローラ１５は所定間隔で割り込みをかけて過電流検出線４上の過電流検出信号の状態を監視する。 - 特許庁 - In the semiconductor test device wherein a measurement operation part and a controller are connected via a system bus, and which is so configured that a plurality of interrupt processings are performed between the measurement operation part and the controller, the operation part includes an interrupt control means which performs control giving priorities to a plurality of interruptions to the controller.
測定演算部と制御部がシステムバスを介して接続され、測定演算部と制御部との間で複数の割込み処理をかけるように構成された半導体検査装置において、前記演算部に前記制御部に対する複数の割込みに優先順位をつけて制御する割込み制御手段を設けたことを特徴とするもの。 - 特許庁 - When the data is determined as being within the previously agreed range and having high importance by the address determining portion 4 and the importance determining portion 5, an interrupt signal is supplied to an interrupt controller 21.
そして、このアドレス判定部４および重要度判定部５により、予め取り決められた領域内であり、かつ、重要度の高いデータであると判定された場合に、割り込みコントローラ２１に対して割り込み信号を供給する。 - 特許庁 - When the Link section 105 or the PHY section 109 detects the end of operation with respect to a series of bus reset, the interrupt control section 108 outputs a 2nd interrupt signal, to inform the controller 101 about this (S6).
Ｌｉｎｋ部１０５またはＰＨＹ部１０９が一連のバスリセットに関連する動作が終了したことを検出すると、割込み制御部１０８は第２の割込み信号を出力して制御装置１０１に伝える（Ｓ６）。 - 特許庁 - The position measuring device 26 takes in robot information Sb in receiving the interrupt signal Si regardless of the take-in period and outputs it to a robot controller 18.
位置測定装置２６は、取込周期とは無関係に、割り込み信号Ｓｉ受信時のロボット情報Ｓｂを取り込み、ロボット制御装置１８に出力する。 - 特許庁 - An NC machining controller 1 controls for performing blank layout again when a request for interrupt machining is made for a machining schedule of plate material machining by the NC machine.
ＮＣ加工機による板材加工の加工スケジュールに割込加工の要求があったとき再板取りの制御を行うＮＣ加工制御装置１である。 - 特許庁 - A winding change-over controller 12 outputs a voltage interrupt on signal, when an exciting current detected value and a torque current detected value become zero.
巻線切替制御器１２は、励磁電流検出値およびトルク電流検出値が零となったとき電圧遮断ＯＮ信号を出力する。 - 特許庁 - To provide a reproduction controller connected to an in-house network for achieving the interrupt resumption of the reproduction of video content with accurate and simple operability.
家庭内ネットワークに接続され映像コンテンツの再生の中断再開を確実かつ容易な操作性にて実現できる再生制御装置を提供する。 - 特許庁 - To provide a semiconductor device allowing dynamic restriction of an interrupt request without suspending processing presently during execution in a main controller.
主制御装置にて現在実行中の処理を中断することなく、割込み要求の制限を動的に行うことの可能な半導体装置を提供する。 - 特許庁 - Similarly, the fault holding register ALMREG of a system controller A receiving the clock fault informs the CPU of the device A of interrupt.
同様にクロック障害を受け取ったシステム制御装置Ａの障害保持レジスタＡＬＭＲＥＧは、装置ＡのＣＰＵに対し割り込みを通知する。 - 特許庁 - The incoming signal detecting means 113 of the information equipment 102 generates an interrupt to power source controller 115 when the incoming signal is detected.
情報機器１０２の着信信号検出手段１１３は、着信信号を検出すると、電源制御装置１１５に対し割込みをかける。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
