「interrupt controller」を含む例文一覧(154)
＜前へ 1 2 3 4 次へ＞- To disclose apparatuses, methods, and systems for providing multiple virtual device controllers by redirecting an interrupt from a physical device controller.
物理デバイスコントローラから割り込みをリダイレクトすることによって複数の仮想デバイスコントローラを提供するための装置、方法、およびシステムの実施形態を開示する。 - 特許庁 - To provide a method and system in which a number of peripheral modules (TRn) can request services from a controller, e.g. in the form of an interrupt request.
多数の周辺機器モジュール（ＴＲｎ）が、例えば割り込み要求の形式で、コントローラからのサービスを要求できるような方法及びシステムを提供する。 - 特許庁 - One aspect of a multi-thread processor 1 includes: a plurality of hardware threads each of which generates an independent instruction flow; and an interrupt controller 11 that determines whether or not an input interrupt request signal is associated with one or more than one of the plurality of hardware threads, and when the input interrupt request signal is associated, assigns the interrupt request to the associated hardware thread.
本発明に係るマルチスレッドプロセッサ１の一態様は、それぞれが独立した命令流を生成する複数のハードウェアスレッドと、入力された割り込み要求信号が、前記複数のハードウェアスレッドのうち１つ又は複数と関連付けられているか否かを判定し、関連付けられている場合、当該割り込み要求を関連付けられたハードウェアスレッドに割り当てる割り込みコントローラ１１と、を備えたものである。 - 特許庁 - When a frequency of transfer to the memory from the input buffer reaches the specified value, The DMA controller generates an interrupt signal 1 indicative of the fact, and generates an interrupt signal 3 indicative of the completion of reception at time of elapsing specified time from transfer.
ＤＭＡコントローラは、入力バッファからメモリへの転送回数が所定値に達したときに、その旨を示す割り込み信号(1)を発生し、また、転送から所定時間が経過した時点で、受信の終了を示す割り込み信号(3)を発生する。 - 特許庁 - The CPU 1 writes to the interrupt switching register 3-2 setting information for setting the destination of interrupt signals output from the LCD controller 3 to the NMI terminal 1-1 before executing a software reset.
ＣＰＵ１は、ソフトウェアリセットを実行する場合、ＬＣＤコントローラ３から出力される割り込み信号の出力先をＮＭＩ端子１−１に設定するための設定情報を割り込み切り替えレジスタ３−２に書き込み、その後にソフトウェアリセットを実行する。 - 特許庁 - Upon the receipt of a control instruction from the remote controller, a mode change discrimination section 25 discriminates whether or not the mode is changed into an interrupt inhibit mode where only a control command from a particular remote controller is received.
遠隔制御装置から制御命令を受信したときに、モード変更判断部２５が、モードを特定の遠隔制御装置からの制御コマンドのみを受付ける割込み禁止モードに変更するか否かを判定する。 - 特許庁 - In order to prevent problems associated with priority inversions in nested interrupts, the nested interrupt controller when considering whether a pending interrupt should preempt existing active interrupts, compares the priority of the pending interrupt with the highest priority in a plurality of current active interrupts that are nested together.
ネスト状になった割込み構造での優先度逆転に伴う問題を回避するために、ネスト状の割込みコントローラは、待機中の割込みが既存のアクティブな割込みに取って代わるべきかどうかを判断するときに、待機中の割込みの優先度を、一緒にネスト構造をなす現在アクティブな複数の割込みのうちで最も高い優先度と比較する。 - 特許庁 - To provide an image reader that grasps the progress of processing operation to the external controller, and surely makes it interrupt and stop, and that can turn off the power supply.
外部コントローラへの処理動作の進行状況を把握すると共に確実に中断・停止させて安全に電源オフをすることのできる画像読取装置を提供する。 - 特許庁 - The memory stick controller instructs this state to the memory stick, and automatically executes get-in when detecting interrupt for finishing processing, and detects an access state of a flash memory.
メモリスティック・コントローラはこれをメモリスティックに指示し、処理終了の割り込みを検知したら自動的にゲット・イントを実行し、フラッシュメモリのアクセス状態を検出する。 - 特許庁 - In this case, a PWM controller (CPU) 101 transmits a command to a gate drive circuit 102 so as to interrupt the three-phase AC output and charge the secondary battery V_0.
この場合、ＰＷＭコントローラ（ＣＰＵ）１０１は、３相交流出力を遮断し、二次電池Ｖ_0を充電するようにゲート駆動回路１０２に指令を出す。 - 特許庁 - On the occurrence of a plurality of interrupts through key depression, the order of interrupt processes is decided according to the priority predetermined by an interruption controller 12.
キーが押下されて複数の割り込みが発生した場合、割り込みコントローラ１２によって予め定められた優先度に従って割り込み処理の順番が決定される。 - 特許庁 - An interruption controller 100 is provided with an interruption control circuit 101, an interrupt condition register 102, an interruption vector 103 and a processor data processing part 106.
割り込み制御装置１００は、割り込み制御回路１０１、割り込み状況レジスタ１０２、割り込みベクタ１０３及びプロセッサデータ処理部１０６を備えている。 - 特許庁 - When a PHY(physical layer) section 109 detects through a port 110 the occurrence of the bus reset signal in a cable 115, the PHY section 109 informs a Link section 105 of this, an interrupt control section 108 outputs a 1st interrupt signal and informs a controller 101 about this (S4).
ケーブル１１５にバスリセット信号が発生したことを、ＰＨＹ部１０９がポート１１０を通して検出すると、それをＬｉｎｋ部１０５に伝え、割込み制御部１０８は第１の割込み信号を出力し、制御装置１０１に通知する（Ｓ４）。 - 特許庁 - After finishing this processing, the memory stick controller interrupts the apparatus CPU, the apparatus CPU determines the quality of a result of a series of processing by referring to an interrupt data register, on the basis of this interrupt, and refers to FIFO being a result of get-in processing.
この処理が終了したら、メモリスティック・コントローラは機器ＣＰＵに割り込みをかけ、機器ＣＰＵは、これに基づいて割り込みデータ・レジスタを参照して一連の処理の結果の良否を判定を行ない、ゲット・イント処理の結果であるＦＩＦＯの参照を行なう。 - 特許庁 - When the NOP specification is set with the transfer set values read into the REG 201, the controller generates an NOP interrupt signal and ends the transfer process without performing the DMA transfer.
REG２０１に読み込んだ転送設定値でＮＯＰ指定が行なわれている場合、ＮＯＰ割り込み信号を発生して当該のＤＭＡ転送を行なわずに転送処理を終了する。 - 特許庁 - A power supply control section 30 controls the ON/OFF of the input interrupt section 25 and the switching position of the power supply changeover section 40 according to control data from the main controller.
これらの入力遮断部２５のＯＮ／ＯＦＦおよび電源切替部４０の切り替え位置は、メインコントローラからの制御データに従って電源制御部３０により制御される。 - 特許庁 - When the sensor 6 detects combustion with a flame, the controller 7 is actuated to control the amounts of supply of air and a fuel to the mixing chamber 3 and hence interrupt the combustion followed by a flame.
センサー６が有炎燃焼を感知すると制御装置７が作動し、混合室３への空気や燃料の供給量を制御して有炎燃焼を停止させることができる。 - 特許庁 - Once the instantaneous interruption detection device 30 outputs an interrupt signal IR indicating a detection of the instantaneous interruption, the tester controller 10 performs a software interrupt indicating the occurrence of the instantaneous interruption to a redundancy control device 40 and each of redundancy computation devices 50a to 50n included in the redundancy system 20 via the bus B.
テスタコントローラ１０は、瞬低検出装置３０から瞬低を検出した旨を示す割り込み信号ＩＲが出力されると、瞬低が生じた旨を示すソフトウェア割り込みを、バスＢを介してリダンダンシシステム２０が備えるリダンダンシ制御装置４０及びリダンダンシ演算装置５０ａ〜５０ｎの各々に対して行う。 - 特許庁 - Thus, since the CPU 14 does not need to access a host interface 11 via an I/O controller 12 to search for the interrupt source, a throughput of the CPU 14 can be improved.
従って、同ＣＰＵ１４は、割込原因を探索するためにＩ／Ｏコントローラ１２を介してホストインターフェース１１にアクセスする必要がなくなるので、ＣＰＵ１４のスループットを向上させることが可能になる。 - 特許庁 - When the management apparatus 1603 detects release of a charging upper limit, a controller 1605 collates the password with a password entered by a user and restarts the operation when the password is correct or when the management apparatus 1603 detects the upper limit to interrupt the operation, the controller 1605 restarts the operation.
管理装置１６０３が課金上限解除を検知したとき、ユーザが入力する暗証を照合して、コントローラ１６０５が正しい場合は動作を再開させるか、あるいは、管理装置１６０３が上限を検知して動作を中断させる場合、再開する。 - 特許庁 - Then, when the communication is completed (S303) or the communication is not completed (S304) after waiting for a designated period of time, the port of micro-controller and the communication line are disconnected by the switching means and a further occurrence of interrupt processing to the port of the micro-controller is eliminated.
その後、その通信が完了するか（Ｓ３０３）、所定時間の間待っていても通信が完了しない場合に（Ｓ３０４）、マイクロコントローラのポートと通信ラインとをスイッチ手段により切断して（Ｓ３０５）、それ以降のマイクロコントローラのポート割り込み処理の発生を無くす。 - 特許庁 - As a result, the timer interrupt programs of the display controller, the sound controller and the electric decoration controller are started synchronizing each other, thereby achieving a mutual linkage among the display contents of the symbol display device 22, the operation contents of the generator 24, the sounding contents of the loudspeaker 6 and the contents of electric decoration with the corner lamp 16.
このため、表示制御装置のタイマ割込みプログラムと音制御装置のタイマ割込みプログラムと電飾制御装置のタイマ割込みプログラムが相互に同期して開始されるので、図柄表示装置２２の表示内容と役物２４の動作内容とスピーカ６の鳴動内容とコーナランプ１６の電飾内容が相互に連動する。 - 特許庁 - An image processing controller 100 suspends an operation of hardware when receiving instructions of an interrupt of an event that should be executed with higher priority than rendering, such as a copy job, during execution of rendering by the hardware.
画像処理コントローラ１００は、ハードウェアによりレンダリングを実行している最中に、レンダリングよりも優先して実行すべきイベント（コピージョブ等）の割り込みが指示されると、ハードウェアの動作を一時的に停止する。 - 特許庁 - Furthermore, the title charging controller has the watchdog circuit 7 and an enable circuit 5 that opens/closes a switch on the basis of an output voltage of the watchdog circuit 7 to interrupt a charging current a battery on the occurrence of a fault.
さらに、ウォッチドッグ回路７と、ウォッチドッグ回路７の出力電圧に基づいてスイッチを開閉させるイネーブル回路５とを有し、障害時にはバッテリーへの充電電流を遮断する充電制御装置する装置。 - 特許庁 - The mobile terminal 3 comprises: an entry section 31; an interrupt controller 32; a management section 33; a cache 34; an IC card interface 36; a ROM 37; a RAM 38; a transmission reception section 39; and a display section 40.
携帯端末装置３は、入力部３１と、割り込みコントローラ３２と、管理部３３と、キャッシュ３４と、ＩＣカードインターフェース３６と、ＲＯＭ３７と、ＲＡＭ３８と、送受信部３９と、表示部４０とから構成される。 - 特許庁 - When a time allowed for reading the still picture information elapses, the system controller 60 gives an instruction to the servo control section 18 to interrupt reading of the still picture and restart reading of the audio information.
静止画情報の読み取りに許容される時間が経過した場合にシステムコントローラ６０は、サーボ制御部１８に指示を送り、静止画情報の読み取りを中断してオーディオ情報の読み取りを再開する - 特許庁 - The end point 132 for storing bulk or control transfer data is switched to the end point 131 for storing isochronous transfer or interrupt transfer data by a DMA request from the end point 131 for storing the isochronous transfer or interrupt transfer data so that the USB controller having performance higher than conventional performance can be realized.
バルクまたはコントロール転送のデータを格納するエンドポイント１３２から、アイソクロナス転送またはインタラプト転送のデータを格納するエンドポイント１３１への切り換えを、アイソクロナス転送またはインタラプト転送のデータを格納するエンドポイント１３１からのＤＭＡ要求で行うことで、従来よりも高性能のＵＳＢコントローラを実現出来る。 - 特許庁 - In the timing of an application start cycle, the count update of synchronous free-running counters 25A and 35A and the transmission of a synchronous interrupt signal from a basic controller 20 to an extension controller 30 is performed, and when a status is set in an application operation status, a start request of applications α, β of both the controllers 20 and 30 is made.
アプリケーション起動周期のタイミングで、同期フリーランカウンタ２５Ａ，３５Ａのカウント更新、および基本コントローラ２０から拡張コントローラ３０への同期割込み信号の送信を行い、ステータスがアプリケーション運転状態であれば、双方のコントローラ２０，３０のアプリケーションα，βの起動要求を行う。 - 特許庁 - To reliably prevent excessive temperature rise at a fixing part even when there remains no interrupt signal regardless of whether a main power source is ON or OFF, and to prevent unnecessary operations when a controller does not stop immediately after the main power source is turned OFF.
主電源のＯＮ、ＯＦＦを問わず、割込信号が無くなっても定着部の過昇温発生を確実に防ぐとともに、主電源ＯＦＦ後、直ぐには制御部の駆動が停止しないために、不要な動作が行われることを防ぐ。 - 特許庁 - A built-in RAM 13 is partly moved to a vector address area by a bus controller 27 so as to obtain a correct vector address even if an interrupt occurs while a built-in ROM 18 is kept in its erase or write mode.
バスコントローラ（２７）により、内蔵ＲＡＭ（１３）の一部をベクタアドレスエリアに移動するようにして、内蔵ＲＯＭ（１８）の消去又は書込み中において割込みが発生した場合でも、正しいベクタアドレスが得られるようにする。 - 特許庁 - When the interrupt broadcast device 16(i) receives a control signal from the central controller 12 via the communication line 14, the voice data generation processing part 38 generates the voice data corresponding to the road information shown by the control signal, and the interrupt broadcast device 16(i) broadcasts the road information shown by the voice data inside a tunnel 20(i) from a second antenna 50 as second broadcast.
割込放送装置１６（ｉ）が通信回線１４を介して中央制御装置１２から制御信号を受信すると、音声データ生成処理部３８は、前記制御信号の示す道路情報に対応する音声データを生成し、割込放送装置１６（ｉ）は、この音声データの示す道路情報を第２の放送として第２アンテナ５０からトンネル２０（ｉ）内に放送する。 - 特許庁 - When the transport of a aluminum base material 12 is stopped for a time longer than the prescribed threshold time, a controller 50 cuts DC power source 30 to interrupt the supply of current to electrodes 26 and 28 to stop the operation of main pump 44.
コントローラ５０は、アルミニウム材１２が予め設定されているしきい時間以上搬送停止することを判断すると、直流電源３０をオフして電極２６，２８への電流供給を中断させると共にメインポンプ４４を運転停止する。 - 特許庁 - When receiving interrupt notification from a measurement part 15, a control part 14 makes an inquiry to the presence/absence of USB power supply to a power source controller 12, and commands power supply from a secondary battery when there exists no USB power supply, and requests a current time to the measurement part 15.
制御部１４は、計時部１５から割込通知を受け取ると、電源コントローラ１２に対しＵＳＢ給電の有無を問い合わせ、ＵＳＢ給電がない場合には二次電池からの給電を指令し、計時部１５に現在時刻を要求する。 - 特許庁 - When the charging detector detects that the storage battery is under charging and the collision detector detects collision, the controller controls a switch 60 to interrupt the primary circuit having the storage battery 31 and the secondary circuit having the electric apparatus.
そして、制御部は、充電検出部が充電中であることを検出し、かつ衝突検出部が衝突を検出したときは、スイッチ６０により、蓄電池３１を有する１次側回路と電気機器を有する２次側回路とを遮断するようにした。 - 特許庁 - In an air conditioning apparatus wherein air conditioning control is performed on the basis of a dynamical model of a refrigerant circuit, a controller (30) executes an interrupt processing for an ordinary interval control upon occurrence of the external turbulence.
冷媒回路の動的モデルに基づいて空調制御を行う空気調和装置において、コントローラ(30)を、外乱の発生時には通常のインターバルの制御に割込処理を行って、圧縮機容量や膨張弁開度などを変更するように構成する。 - 特許庁 - To provide a module and an interrupt controller that increase the speed of an interruption process after interruption from a module having a plurality of interruption causes occurs and after a process for clearing one interruption cause from the module having the plurality of interruption causes is finished.
複数の割り込み要因を持つモジュールからの割り込みが発生した後と、複数の割り込み要因を持つモジュールからの１割り込み要因クリア処理が終了した後の、割り込み処理を高速化するモジュール及び割り込みコントローラを提供する。 - 特許庁 - A controller 14 has a function of automatically detecting a fault of the communication apparatus, uses a timer function to periodically interrupt each section of the unit when detecting the fault of the apparatus and to detect the operating state of each section, thereby discriminating whether any fault exists in each section.
制御装置１４は、自動で装置の故障を検出する機能を有し、装置の故障を検出する場合には、タイマ機能によって定期的に装置の各部に割り込みを掛け、各部の動作状態を検出して、故障であるかどうかを判断する。 - 特許庁 - A DMA controller 6 is used to read clock data (eight-bit characters for seven-segment type LCD) in response to interrupt from a clock information generating circuit 5 without intervening by a CPU 1, and the clock data is transferred to an LCD display register 8 without intervening by the CPU 1.
ＤＭＡコントローラ６を使用して、ＣＰＵ１を介さずに時計情報生成回路５からの割り込みを受けて時計データ（７セグメント・タイプＬＣＤ用の８ビット・キャラクタ）を読み取り、その時計データを、ＣＰＵ１を介さずにＬＣＤ表示レジスタ８に転送する。 - 特許庁 - When the mode change discrimination section 25 discriminates the change into the interrupt inhibit mode, a control section 28 receives only a control command from the particular remote controller and controls an operation section 29 to activate the device to be controlled in response to the control command.
モード変更判定部２５によって割込み禁止モードに変更すると判定された場合に、制御部２８は、特定の遠隔制御装置からの制御コマンドのみを受付け、当該制御コマンドに応じて被制御装置を動作させるための動作部２９を制御する。 - 特許庁 - A flash controller 20 in the RAM 10 controls the control signal for internal transmission to interrupt the transmission of the internal data when an access request from the external CPU 70 is made to the pseudo-SRAM 40, while the internal data are transmitted between the flash-type memory 60 and the pseudo-SRAM 40.
ＲＡＭ１０内のフラッシュコントローラ２０は、フラッシュメモリ６０と擬似ＳＲＡＭ４０間の内部データ転送中に、外部ＣＰＵ７０から擬似ＳＲＡＭ４０に対してアクセス要求があったときに、その内部データ転送を中断するよう内部転送用制御信号を制御する。 - 特許庁 - When the invalid condition of focusing processing is detected in the measuring beams L1 and L2, the shutter 14 is driven by a shutter driving part 25 which has received an instruction from a controller 23 obtained from the output of a focus deviation detecting part 22 to interrupt radiation of the corresponding measuring beam.
シャッタ１４は、測定ビームＬ１，Ｌ２のうち合焦点処理の無効条件が検出された際に、その対応する測定ビームの放射を、焦点ずれ検出部２２の出力から得た制御装置２３の指示を受けたシャッタ駆動部２５により駆動され遮断する。 - 特許庁 - This device eliminates flag processings performed on the memory so far, generates an output start trigger to the recorder when an input data interrupt controller inputs upper and lower full flag signals outputted from an input device and starts recording at normal timing.
いままでメモリ上にて行われていたフラグ処理を削除し、入力装置から出力される上位フルフラグ信号、及び下位フルフラグ信号を、入力データ割込制御装置が入力した時に、記録器への出力開始トリガーを発生させ、正常なタイミングで記録を開始させる。 - 特許庁 - When the state value stored in the register REG2 becomes unmatched with the normal end value stored in the register REG1, a comparative circuit CMP1 outputs an abnormality signal NG, and the sequence controller SC1 transmits an interruption request to a CPU 4 to interrupt the data transfer.
レジスターＲＥＧ２に格納した状態値がレジスターＲＥＧ１に格納した正常終了値と不一致になると、比較回路ＣＭＰ１は異常信号ＮＧを出力し、シーケンス・コントローラＳＣ１はＣＰＵ４に割込み要求を発してデータ転送を中断させる。 - 特許庁 - When abnormality is detected in the test of the power converter 20, the test controller 300 opens main relays 12 and 14 to interrupt power supply from a main power supply 10 to the power converter 20 immediately, and interrupts a control power supply 400 upon elapsing a predetermined time after interrupting power supply from the main power supply.
テスト制御装置３００は、電力変換器２０での試験異常検知時には、メインリレー１２および１４を開放して主電源１０からの電力変換器２０への電源供給を即座に遮断する一方で、制御電源４００については主電源供給の遮断から所定時間経過後に遮断する。 - 特許庁 - The data processing apparatus 2 is provided having a CPU 11 with a weight signal input 21 which, when asserted, stops at least some of its internal functions, and an interrupt controller 17 with a state control function 26 that outputs a weight signal ϕ2 to assert the weight signal input 21 according to instructions from the CPU 11.
アサートされると内部の機能の少なくとも一部が停止するウェイト信号入力２１を備えたＣＰＵ１１と、ＣＰＵ１１からの指示によりウェイト信号入力２１をアサートするウェイト信号φ２を出力する状態制御機能２６を備えた割り込みコントローラ１７とを有するデータ処理装置２を提供する。 - 特許庁 - A controller 400 performs on/off control of the switching elements in a converter 311 and an inverter 312 properly to charge a smoothing capacitor Cf by supplying DC power from the converter 311 and to interrupt DC power supply to the inverter 312 so that AC power cannot be supplied to a matching circuit section 320.
制御装置４００により、コンバータ３１１およびインバータ３１２のスイッチング素子を適宜オンオフ制御し、コンバータ３１１から平滑コンデンサＣｆへ直流電力を供給して充電し、整合回路部３２０へ交流電力を供給不可能にインバータ３１２への直流電力の供給を遮断する。 - 特許庁 - The decoding apparatus comprises: a turbo-decoder for turbo- decoding received signals; an RS decoder for RS-decoding turbo-decoded signals; and a controller for controlling the turbo-decoder to interrupt its decoding operation upon the receipt of an error correction complete signal from the RS decoder after the turbo-decoding is repeated the specified number of repeat times.
デコーディング装置は、受信された信号をターボデコーディングするターボデコーダ、ターボデコーディングされた信号をＲＳデコーディングするＲＳデコーダ、及び所定の反復回数ターボデコーディングが行なわれＲＳデコーダからエラー訂正の完了信号の受信時にデコーディング動作が中断されるようにターボデコーダを制御する制御部を有する。 - 特許庁 - The system controller 130 of the exchange 12 extracts an MAC address included in the signal 104, relates the MAC address to the set information (IP address and telephone number), contains and registers the address and the information, and supplies an IP address interrupt response signal 106 including the set information to the terminal to a telephone processing unit 140c.
構内交換機12のシステム制御部130は、IPアドレス割込要求信号104が含むMACアドレスを抽出し、このMACアドレスと設定情報（IPアドレスおよび電話番号）とを関係付けて収容登録し、端末に対しても設定情報を含むIPアドレス割当応答信号106を電話処理部140cに供給する。 - 特許庁 - To provide a processing system capable of preventing delay of timing of the transmission of the second processing part to the host control part due to an interrupt from other than a host control part to the first processing part after the first processing to a target by the first processing part; and to provide a host controller, and a processing method in the processing system.
第一処理部がターゲットに第一処理を施した後、第二処理部の第二処理結果がホスト制御部に送られてくる時期が、第一処理部へのホスト制御部以外の割込により遅延することを防止できる処理システム、ホスト制御装置及び処理システムにおける処理方法を提供する。 - 特許庁 - To provide a projection type video display device which is equipped with a wired remote control terminal and at least one infrared remote control reception module, and which can automatically interrupt signal input from each infrared remote control reception module when a wired remote controller is connected to the wired remote control terminal.
この発明は、ワイヤリモコン端子と少なくとも１つの赤外線リモコン受信モジュールを備えた投射型映像表示装置において、ワイヤリモコン端子にワイヤリモコンが接続されている場合には、各赤外線リモコン受信モジュールからの信号入力を自動的に遮断することができる投射型映像表示装置を提供することを目的とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
