「interrupt controller」を含む例文一覧(154)
＜前へ 1 2 3 4- To provide a projection type video display device which is equipped with a wired remote control terminal and at least one infrared remote control reception module, and which can automatically interrupt signal input from each infrared remote control reception module when a wired remote controller is connected to the wired remote control terminal.
この発明は、ワイヤリモコン端子と少なくとも１つの赤外線リモコン受信モジュールを備えた投射型映像表示装置において、ワイヤリモコン端子にワイヤリモコンが接続されている場合には、各赤外線リモコン受信モジュールからの信号入力を自動的に遮断することができる投射型映像表示装置を提供することを目的とする。 - 特許庁 - A DMA register monitoring part 101 preliminarily compares contents of a DMA setting register of a DMA controller 108 with contents set in a trigger condition setting register 107 by a trigger condition setting means 100, and unauthorized transfer of DMA register monitoring interrupt signal 115 is thereby detected before DMA transfer is actually performed.
ＤＭＡコントローラ１０８のＤＭＡ設定レジスタの内容をＤＭＡレジスタ監視部１０１にて、あらかじめトリガ条件設定手段１００によりトリガ条件設定レジスタ１０７に設定した内容と比較することによりＤＭＡレジスタ監視割り込み信号１１５の不正転送検出を実際にＤＭＡ転送が行われる以前に行う。 - 特許庁 - The switching power supply controller 1200 includes a central process unit module 1205 having a monitoring timer configured to count down a timer unless a reset signal is received from the host microprocessor, and a microprocessor, wherein microprocessor causes an interrupt when the monitoring timer completes and provides a reset command to the host microprocessor in response to the interrup received from the monitoring timer.
スイッチング電源コントローラ１２００は、ホストマイクロプロセッサからリセット信号を受信しない限りタイマをカウントダウンするように構成されている監視タイマとマイクロプロセッサとを有する中央演算処理モジュール１２０５を備え、マイクロプロセッサは、監視タイマが終了したときにへ割り込みを行い、監視タイマから受信した割り込みに応じてホストマイクロプロセッサにリセットコマンドを提供する。 - 特許庁 - According to one embodiment, when abnormal conditions of the information processing apparatus 10 are detected by the time-up of a watch dog timer, a BMC controller 110 of the information processing apparatus 10 generates an SMI/SCI interrupt; selects a CPU operating among a plurality of CPUs; and transmits memory dump data to a memory dump receiving server 30 connected to a network 11, in cooperation with the one CPU selected.
実施形態によれば、ウォッチドッグタイマのタイムアップにより情報処理装置１０の異常を検出した場合、情報処理装置１０のＢＭＣコントローラ１１０はＳＭＩ／ＳＣＩ割り込みを発生し、複数のＣＰＵのうち動作する１つのＣＰＵを選択し、選択された１つのＣＰＵと協働してメモリダンプデータをネットワーク１１に接続されているメモリダンプ受信サーバ３０に送信する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
