「layout method」を含む例文一覧(2213)
＜前へ 1 2 .... 31 32 33 34 35 36 37 38 39 .... 44 45 次へ＞- To provide a layout simulation method for a working robot, capable of deciding the layouts of a working robot and a working tool while distributing a series of woks necessary to a work.
ワークに必要とされる一連の作業を配分しつつ作業ツールや作業ロボットのレイアウトを決定することができる作業ロボットのレイアウトシミュレーション方法を提供する。 - 特許庁 - To provide a device and a method for management with which suitable arrangement management is possible by displaying a symbol reflecting a real dimensional relation corresponding to applied layout.
与えられたレイアウトに対して、実際の寸法関係を反映したシンボルを表示し、適切な配置管理を行うことのできる管理装置及び方法を提供する。 - 特許庁 - This is effective in circuits with fluctuating load, plants having frequent layout changes, and is a new wiring method with small circuit loss, stable voltage, decreased failures, as well as reduction in maintenance cost.
負荷が変動する回路、模様替えの多い工場などに有効で、回路損失が少なく、電圧が安定し、故障が減り、保守費も減る、新しい配線法である。 - 特許庁 - To provide a method for forming embedded wiring of flat surface by preventing dishing at chemical-mechanical polishing, independently of layout, such as wiring width, density level of wiring or the like.
配線幅・配線の密集度などといったレイアウトに関わり無く、化学機械研磨によるディッシングを防止し、平坦な表面の埋め込み配線の形成方法を得る。 - 特許庁 - To provide a power supply unit capable of achieving high durability, reliability and portability by forming an appropriate internal layout as well as high assemblability, and to provide an assembly method therefor.
適切な内部レイアウトを有することにより、耐久性・信頼性・可搬性に優れ、且つ、容易に組立可能な電源装置及び該電源装置の組立方法を提供する。 - 特許庁 - To provide a verifying method of a multi-power-source integrated circuit which efficiently detect a voltage connection violation in circuit without any omission before a layout is designed.
レイアウト設計前に、回路中の電圧接続違反を漏れなく効率的に検出する多電源集積回路の検証方法を提供することを目的とする。 - 特許庁 - To provide a technique to achieve a blank layout of a thick steel plate by which the high yield of a product is obtained by changing a slab designing method based on the conventional technique.
本発明は、従来技術のスラブ設計方法を変更し、高い製品歩留を得られる、厚鋼板の板取を実現する、技術を提供することを目的とする。 - 特許庁 - To provide an exposure method which does not cause a focus error for the amount of the thickness of a lower pattern, without necessity to consider the relation between the layout of the lower sensor and the position of a focus sensor.
下層パターンのレイアウトとフォ−カスセンサ位置の関係を考慮する必要なく，下層パターンの膜厚分の焦点誤差を生じない露光方法を提供すること。 - 特許庁 - To provide a highly reliable evaluation method for a semiconductor integrated circuit which can perform more correct and highly precise evaluations based on an actual pattern layout.
実際のパターンレイアウトに即した、より正確で高精度な評価が行える信頼性の高い半導体集積回路の評価方法を提供することを目的としている。 - 特許庁 - To provide a remote control system which permits change in the layout of an operation screen according to a process, in which the device to be controlled is employed, and to provide a control method for the system.
被制御装置が使用されている工程に応じて操作画面のレイアウトを変更することが可能なリモート操作システム及びその制御方法を提供する。 - 特許庁 - When hold violation is determined in the hold verification, the delay time verifying part 252 selects a correcting method corresponding to the environmental condition from the plurality of layout correcting methods.
遅延時間検証部２５２は、ホールド検証においてホールド違反と判定すると、環境条件に応じた修正方法を、複数のレイアウト修正方法から選択する。 - 特許庁 - To provide a recording apparatus, a recording system and a recording method to record an image with a good layout without shifting the developed image data on a memory.
展開後の画像データをメモリ上にてシフトさせることなく、画像を良好にレイアウトして記録することができる記録装置、記録システム、および記録方法を提供すること。 - 特許庁 - To provide a photovoltaic device, and its manufacturing method, capable of easily changing layout of a through hole so provided as to penetrate a substrate.
本発明の主な目的は、基板を貫通して設けられる貫通孔のレイアウトを容易に変更できる光起電力装置およびその製造方法を提供することである。 - 特許庁 - To provide a method of creating a template used in page authoring software from a layout drawing wherein an arrangement position and size of a text or an image are shown by a square graphic.
テキストや画像のサイズおよび配置位置が四角図形で示されたレイアウト図面から、ページオーサリングソフトで利用するテンプレートを生成する方法を提供する。 - 特許庁 - To provide a pattern layout method capable of efficiently extracting the length or width of a forming part comprising a pattern or area such as critical area out of that pattern.
パターンの中から、そのパターンを構成する形状部分の長さや幅、あるいはクリティカルエリアなどの領域を効率的に抽出できるパターンレイアウト方法を提供する。 - 特許庁 - To provide a semiconductor device and its manufacturing method by which a layout area can be reduced, in a semiconductor device in which wells are isolated plurally by trenches.
ウェルがトレンチによって複数に分離されている半導体装置であって、レイアウト面積を小さくすることができる半導体装置及びその製造方法を得る。 - 特許庁 - To provide a printed circuit board, with which the radiation of unwanted electromagnetic waves can be suppressed by optimizing board layout while maintaining the conventional method and structure of board design.
従来の基板の設計手法、構造を維持しつつ基板レイアウトの最適化を図ることにより不要電磁波の放射を抑制可能としたプリント回路基板を得る。 - 特許庁 - The recording method and device record the generated channel data having the limited amount of bits on a limited area according to the above two dimensional layout.
記録方法およびその装置は、そのように生成された有限ビット数のチャネルデータを、前記２次元的な配置に従って記憶媒体の有限領域に記録する。 - 特許庁 - To provide a method of calculating process conditions for performing optical correction and process correction (OPC) or other resolution enhancement techniques on a layout design.
レイアウト設計に対して、光学補正およびプロセス補正（ＯＰＣ）または他の解像度向上技術を行うために、プロセス条件を計算する方法を提供すること。 - 特許庁 - To provide a logic synthesis method which can shorten the period needed to correct logic data and the period needed for layout processing when logic is corrected.
論理修正時に、論理データの修正に要する期間およびレイアウト処理に必要な期間を短縮することのできる論理合成方法の提供を目的とする。 - 特許庁 - To provide drain equipment for railway buildings and the drain method for railway buildings requiring no piping above the railroad and offering good workability and a high degree of freedom in layout.
線路上空の配管が不要で、施工性が良くレイアウトの自由度が高い鉄道建築物排水装置、及び鉄道建築物排水方法を提供する。 - 特許庁 - To prevent wiring delay time from increasing due to prolonged wires between cells during layout modification for a semiconductor integrated circuit designed by the standard cell method.
スタンダードセル方式で設計された半導体集積回路のレイアウト修正において、セル間の配線が長くなることによる配線遅延時間の増大を防止する。 - 特許庁 - To provide a silicon carbide semiconductor device which can obtain larger sizes of ships without changing a basic layout for every substrate, and to provide the manufacturing method of the silicon carbide semiconductor device.
基板毎に基本的なレイアウトを変えること無く、より大きなチップサイズを得ることができる炭化珪素半導体装置及びその製造方法を提供する。 - 特許庁 - To provide a semiconductor device for highly efficiently increasing the channel width of an MOSFET diode and improving the utilization efficiency of a layout, and to provide a method for manufacturing thereof.
ＭＯＳＦＥＴダイオードのチャネル幅を効率良く広げることができ、レイアウトの利用効率を向上できるようにした半導体装置及びその製造方法を提供する。 - 特許庁 - To provide a layout method for a semiconductor integrated circuit which can suppress crosstalk by providing a wiring prohibiton region 5 on or under a power supply wire 1 or 2.
電源配線１または２上または下に配線禁止領域５を設けることによってクロストークが抑制された半導体集積回路のレイアウト方法を提供する。 - 特許庁 - To provide an image selection device and method by which a plurality of operators perform a layout editing at the same time to an electronic album that is browsed by the plurality of operators.
複数の操作者が閲覧可能な電子アルバムに対して、複数の操作者が同時にレイアウト編集を行うことのできる画像選択装置および方法を提供する。 - 特許庁 - To provide a synchronous circuit designing method capable of shortening designing time, and avoiding iteration by conducting layout of flip-flops and a clock tree with priority.
フリップフロップ及びクロックツリーのレイアウトを優先して行うことにより、設計時間を短縮するとともに、イタレーションを回避することができる同期回路設計方法を提供する。 - 特許庁 - To provide a method for extracting effective features with layout information by leveraging online public photos with diversified content variations and for determining optimal image orientation.
内容が非常に多様であるオンライン公開写真を活用して、効果的な特徴を、レイアウト情報とともに抽出する、最適画像方向を決定する方法を提供する。 - 特許庁 - To obtain a method for creating an evaluation pattern, by which an evaluation pattern enabling verification of sufficient stability of a pattern layout with respect to the ambient environment can be created in a short period of time.
パターンレイアウトの周辺環境に対して十分な安定性を検証できる評価パターンを短時間で作成する評価パターン作成方法を得ること。 - 特許庁 - To provide a semiconductor device and its I/O cell layout method whereby the measures for reducing its chip area and increasing the number of its pins are made possible without altering its inner core transistor region.
内部のコアトランジスタ領域を変更せずに、チップ面積の縮小化、多ピン化に対応可能な半導体装置及びＩ／Ｏセル配置方法を提供する。 - 特許庁 - To provide a reproducing device, capable of solving the problem in display by synchronizing the timing of layout updating with that of transparency updating, and a reproducing method and a format.
レイアウト更新と透過度更新のタイミングを同期させることで表示の不具合を解消する再生装置及び再生方法、並びにフォーマットを提供する。 - 特許庁 - To provide an information distribution device, method and program capable of changing content or layout of information to be distributed in response to a browser or distribution timing of the information.
配信する情報の内容やレイアウトを、情報の閲覧者や配信時期に応じて変化させることができる情報配信装置と方法並びにプログラムを得る。 - 特許庁 - To provide a high breakdown voltage MOS transistor for simplifying a mask process and reducing a layout area, and to provide a manufacturing method of the high breakdown voltage MOS transistor.
マスク工程を簡略化しながらも、レイアウト面積を縮小した高耐圧ＭＯＳトランジスタ、高耐圧ＭＯＳトランジスタの製造方法を提供することを目的とする。 - 特許庁 - To provide a layout designing method of a semiconductor integrated circuit and the circuit itself designed by the designing method wherein its designing efficiency is improved by reducing the clock skew value of its clock tree to the extent of it being unaffected substantially due to the reduction.
実質的に影響がない程度にクロックスキュー値を低減させて設計効率を高めた半導体集積回路のレイアウト設計方法及びこの設計方法による半導体集積回路を提供する。 - 特許庁 - LOGICALLY DESIGNED CIRCUIT LAYOUT DESIGN, METHOD, DEVICE FOR CONTROLLING TIMING, AND PROGRAM FOR EXECUTING THE METHOD, AND OUTLINE FLOW CHART SHOWING PROCESSING ORDER BY COMPUTER READABLE PROGRAM RECORDED WITH THE PROGRAM
論理設計された集積回路に対するレイアウト設計及びタイミング調整の方法及び装置並びにこの方法を実行するためのプログラム及びこのプログラムが記録されたコンピュータ読み取り可能な記録媒体 - 特許庁 - DEVICE, METHOD, AND PROGRAM FOR CORRECTING LAYOUT-PATTERN OF SEMICONDUCTOR INTEGRATED CIRCUIT, METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED DEVICE, AND READABLE RECORDING MEDIUM
半導体集積回路のレイアウトパターン修正装置、半導体集積回路のレイアウトパターン修正方法、半導体集積装置の製造方法、半導体集積回路のレイアウトパターン修正プログラムおよび可読記録媒体 - 特許庁 - To provide a metal core substrate capable of improving the degree of freedom in the layout of a circuit pattern, miniaturizing a substrate, and reducing its weight; and to provide a method of manufacturing the metal core substrate, and an electrical connection box.
本発明は回路パターンのレイアウトの自由度、基板の小型化及び軽量化を図ることができるメタルコア基板及びその製造方法並びに電気接続箱を提供する。 - 特許庁 - Since a layout area can be reduced in comparison with a conventional system requiring the preparation of individual circuits for setting respective addresses, this method contributes to reduction in chip area and cost.
各アドレス設定用に個別に回路を用意しなければならない従来の方式と比べて、レイアウト面積を小さくできるので、チップ面積の狭小化やコスト低減に寄与できる。 - 特許庁 - To provide a method and a device for waterproofing of a wire harness in which man-hours are reduced and layout handling in a vehicle body is superior, and a sure water-tightness can be applied.
工数の減少を図れるとともに、車体における引き回し性に富み、確実な止水を施すことができるワイヤハーネスの防水処理方法及び防水処理装置を提供する。 - 特許庁 - To provide a lighting fixture which can form a lens of a stable optical characteristic in a good yield and can easily meet a layout change of an LED chip too and to provide its manufacturing method.
光学特性が安定したレンズを歩留まりよく形成でき、且つＬＥＤチップのレイアウト変更にも容易に対応できる照明器具及びその製造方法を提供する。 - 特許庁 - To provide a mail form equipped with a concealing label which can provide a concealing label part to a postcard part without changing a printing program in a layout equal to the mail form equipped with the post card, and to provide its manufacturing method.
ハガキ付きメールフォームと同等のレイアウトで、印字プログラムの変更なしに、ハガキ部に隠蔽ラベル部を設けることができる隠蔽ラベル付きメールフォームとその製造方法を提供する。 - 特許庁 - To provide a method, system and computer readable storage medium for deciding layout of automatically-placed elements and user-placed elements on a chart which is made by a chart application program.
図表アプリケーションプログラムにおいて作成される、図表中の自動配置要素およびユーザ配置要素のレイアウトを決定する方法、システム、およびコンピュータ読取り可能記憶媒体を提供する。 - 特許庁 - To provide a method and an apparatus for editing character string capable of laying out adequately for the number of characters at one time processing by changing a layout automatically according to character string data to be printed.
印字すべき文字列データに応じて自動的にレイアウトを切り換えることにより、１度の処理で文字数にあったレイアウトで配置できる文字列編集方法および装置を提供する。 - 特許庁 - To provide a document data display device and its display method for displaying compressed document data for reducing traffic while keeping a content and a layout of a text of original document data.
元の文書データのテキストの内容とレイアウトとを維持しながら通信量を軽減する圧縮文書データを表示する文書データ表示装置および表示方法を提供する。 - 特許庁 - To provide a print information management system and a print information management method for switching the print layout of a document according to the conditions such as destination of a document or the like.
書類の提出先等の条件に応じて、書類の印刷レイアウトを切り替えることが可能な印刷情報管理システム、および印刷情報管理方法を提供することにある。 - 特許庁 - To provide an image processing apparatus capable of easily changing contents or layout of a report to be output, and an information output method in the image processing apparatus and an information output program.
出力されるレポートの内容やレイアウトを簡便に変更可能な画像処理装置、画像処理装置における情報出力方法及び情報出力プログラムを提供する。 - 特許庁 - To provide a manufacturing method for an electronic component, capable of reducing the area covered by a probe, capable of facilitating regulation work, and capable of enhancing the flexibility of layout of a regulating electrode.
プローブで覆ってしまう領域を小さくし、調整作業を容易にするとともに、調整用電極のレイアウトの自由度を高くできる電子部品の製造方法を提供する。 - 特許庁 - As its countermeasure, there is a remedy method for preparing an element for a trunk in the block 104, but a high speed operation therein cannot be guaranteed due to a change of the layout in the block.
そのための対策として、マクロブロック１０４内に中継用素子を用意する対策法もあるが、マクロブロック内のレイアウト変更により内部の高速動作が保証できなくなる。 - 特許庁 - To provide a method for correcting optical proximity effect and an apparatus therefor for carrying out optical proximity effect correction in a layout design pattern having a minute level difference without degrading the accuracy.
微小段差を有するレイアウト設計パターンについて精度を劣化させることなく光近接効果補正を行える光近接効果補正方法及び装置を提供する。 - 特許庁 - To provide a pattern layout method wherein the enhancement of design accuracy, shortening of a designing period, and reduction of design error are made possible by creating an exposure pattern to be transferred onto a substrate by exposure.
基板上に露光される露光パターンを作成することにより、設計精度の向上、設計期間の短縮、設計ミスの低減が可能となったパターンレイアウト方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
