「memory process」を含む例文一覧(2040)
＜前へ 1 2 .... 27 28 29 30 31 32 33 34 35 .... 40 41 次へ＞- To provide a semiconductor device mounting a semiconductor memory 31 and a semiconductor switching element 32 mixedly on a semiconductor substrate 1 which can be fabricated through a simple process at a low cost.
半導体基板１上に半導体記憶素子３１と半導体スイッチング素子３２とを混載した半導体装置であって、簡単なプロセスで容易に作製でき、低コスト化できるものを提供すること。 - 特許庁 - Information on the module is received from information source by the communication element 46 on the tag side to read and process it later while the module is held in the container, and the information is selectively stored in the tag memory 44.
モジュールが容器内にある間に、後に読み出して処理できるよう、タグ側通信素子４６により情報源からそのモジュールに関する情報を受信し、タグメモリ４４内に選択的に格納する。 - 特許庁 - To provide a method for forming a gate electrode in a nonvolatile memory device which can prevent an undercut from being formed in a control gate in a gate electrode etching process for defining the gate electrode.
ゲート電極を定義するためのゲート電極エッチング工程の際にコントロールゲートにアンダーカットが形成されることを防止することが可能な不揮発性メモリ素子のゲート電極形成方法を提供する。 - 特許庁 - The disclosed selective etching process is sufficiently suitable for ferroelectric memory device fabrication using a conductive oxide/ferroelectric interface having silicon nitride as a material for encapsulating a ferroelectric substance.
開示された選択的エッチングプロセスは、強誘電体の封じ込め材料として窒化シリコンを有する導電性酸化物／強誘電体界面を用いる強誘電体メモリデバイス製造に十分適している。 - 特許庁 - To provide a laser processing method and a producing method for memory device and insulated gate type semiconductor device in a process for producing a semiconductor device such as semiconductor integrated circuit.
半導体集積回路等の半導体装置を作製する工程におけるレーザー処理方法、およびメモリ装置の作製方法、並びに絶縁ゲート型半導体装置の作製方法に関する。 - 特許庁 - A correction part 34 corrects inputted cepstrum data by using a correction amount α stored in a memory 33 and a recognition processing part 35 performs recognition process on the basis of the corrected cepstrum data.
補正部３４は、入力されたケプストラムデータをメモリ３３に記憶されている補正量αを用いて補正し、認識処理部３５は、補正したケプストラムデータに基づいて認識処理を行なう。 - 特許庁 - The purpose of TMX is to allow easier exchange of translation memory data between tools and/or translation vendors with little or no loss of critical data during the process.
TMXの目的は、処理過程で重要なデータの損失が無いか少ないかの仕方で、ツール間または翻訳ベンダ間あるいはその両方の間で翻訳メモリを容易に交換させるのを可能にすることである。 - コンピューター用語辞典 - A memory dumping part 114 generates a core file CA formed by dumping pages P101 and P102 to be referred to from the dummy process A', and the core file CA is stored in a core file storage part 115.
メモリダンプ部１１４は、ダミープロセスＡ’により参照されるページをページＰ１０１、Ｐ１０２をダンプしてなるコアファイルＣＡを生成し、そのコアファイルＣＡをコアファイル記憶部１１５に記憶させる。 - 特許庁 - To provide a method for forming a gate of a flash memory element which improves a ratio of a gate width between a control gate and a floating gate to elevates a characteristic of a device, making a gate etching process in the same chamber.
ゲートエッチング工程を同一のチャンバ内で行い、コントロールゲートとフローティングゲート間のゲート幅比を改善してデバイスの特性を向上させるフラッシュメモリ素子のゲート形成方法を提供する。 - 特許庁 - To provide a semiconductor memory device with a simple fabrication process, in which an ohmic contact is formed between a drain region of a vertical transistor and a buried bit line, and a method for fabricating the same.
垂直型トランジスタのドレイン領域と埋め込みビットラインとの間に抵抗接点（ohmic contact）を形成しつつも、その製造工程が簡単な半導体メモリ素子及びその製造方法を提供すること。 - 特許庁 - To properly process defective address data in the processes after wafer test has been completed during a nonvolatile memory production when a defective cell that is newly detected or discovered is to be replaced by a redundancy cell.
不揮発性メモリの製造に際して、ウェハテスト終了後の後工程において、新たに検出あるいは判明した不良セルをリダンダンシセルに置き換える場合の不良アドレスデータの処理の適正化を図る。 - 特許庁 - It is judged whether an obtained code is a 4th code or not and when not (S11: N), a nonvolatile memory of a process cartridge 2 is read (S12) to judge whether the code is a 1st code or not (S13).
得られたコードが第４のコードか否かを判断し、第４のコードでない場合は（Ｓ１１；Ｎ）、プロセスカートリッジ２の不揮発性メモリを読み取り（Ｓ１２）、そのコードが第１のコードか否かを判断する（Ｓ１３）。 - 特許庁 - To provide an encryption key creating device in which a large memory is not necessary even when a private key and a public key are changed at each encryption communication and which can perform computation process with high security and at high speed.
暗号通信のたびに秘密鍵と公開鍵を変えても大きなメモリを必要とせず、安全性を高くかつ高速に計算処理することができる暗号鍵生成装置を提供する。 - 特許庁 - In a step 300, the history of abnormality is stored in a memory 21 as the leakage of the humidifier occurred, without executing a process of announcing the abnormality with sound or display not to disturb the quiet sleep of a patient.
ステップ３００では、加湿器漏れの異常が発生したので、患者の安眠を妨げないために、その異常を音や表示で報知する処理を行うことなく、メモリ１２１に異常履歴を記憶する。 - 特許庁 - To provide a phase change memory capable of applying a reset current to phase change film for making it amorphous without the need for making the whole device larger and the need for a complicated manufacturing process.
装置全体の大型化を必要とせず、また複雑な製造工程を要せずに、非晶質化のためのリセット電流を相変化膜に供給することができる相変化メモリを提供する。 - 特許庁 - The bladder 1 is used in a process of manufacturing a tire and provided with a skeleton member formed by a shape memory alloy 10 and the outer surface of the skeleton member is coated by a rubber material 11.
タイヤ製造工程で使用されるブラダ１であって、形状記憶合金１０により形成される骨格部分を備え、この骨格部分の外表面がゴム素材１１により被覆される。 - 特許庁 - To prevent a decrease in throughput of copy even when performing a process, in which an image on a memory after reading out the image is modified in process and outputted, by accelerating the output and data transfer speed to a secondary memory unit like a hard disk, and to prevent the output of a normal image before making it an invalid.
出力の高速化、ハードディスクなど２次記憶装置へのデータ転送速度の高速化などにより、読み取り後の画像に対して、メモリ上の画像を加工してから出力するような処理を行ってもコピーの生産性が低下せず、無効画像にする前の正常画像が出力されないような画像形成装置、印刷防止方法、該装置に処理させるためのプログラムおよび該プログラムを記録した記録媒体の提供。 - 特許庁 - The data processor 1 of a copying machine installed in the city stores acquired image data in a memory 14 processes the image data such as image copying and facsimile sending, then makes the image data stored in the memory 14 unavailable by deleting the image data, etc., and executes a second charging process for making the image data unavailable in addition to a first charging process for processing the image data.
市中に設置された複写装置であるデータ処理装置１は、取得した画像データを記憶部１４に記憶し、画像の複写およびファクシミリ送信などの画像データの処理を行った後で、画像データを消去する等して記憶部１４が記憶している画像データを無効化し、画像データの処理に対する第１課金の処理に加えて画像データの無効化に対する第２課金の処理を行う。 - 特許庁 - The method for programming the NAND-type flash memory device comprises a first process for applying first voltage to one or more unselected wordlines, a second process for applying a predetermined bitline voltage to an unselected bitline, and a third process for applying a second voltage to the un-selected wordlines and applying a third voltage to a selected wordline out of the wordlines.
ナンド型フラッシュメモリ装置で、プログラミング法は、ワードラインのうち一つ以上の非選択のワードラインに第１電圧を印加する第１過程と、ビットラインのうち非選択のビットラインに所定のビットライン電圧を印加する第２過程と、前記非選択のワードラインには第２電圧、前記ワードラインのうち選択されたワードラインには第３電圧を印加する第３過程とを備える。 - 特許庁 - To provide a flash memory and a method of manufacturing the same, wherein a process is simplified and problems which may occur during progress of the process are prevented, by securing common source characteristics of the same Rs (sheet resistance) or lower without advancing a field oxide etch step when advancing an RCS (Recessed Common Source) process.
ＲＣＳ（Ｒｅｃｅｓｓｅｄ Ｃｏｍｍｏｎ Ｓｏｕｒｃｅ）工程を進行するとき、フィールドオキサイドエッチングステップ（Ｆｉｅｌｄ ｏｘｉｄｅ ｅｔｃｈ ｓｔｅｐ）を進行せずに、同一のＲｓ（面抵抗）以下の共通ソース特性を確保することで、工程を単純化するとともに、工程進行中に発生しうる問題を防止できるフラッシュメモリ及びその製造方法を提供する。 - 特許庁 - In the memory cell array of this NOR type flash memory, a conductive material is supplied to the cavity 22 formed in the source wiring 21 having a U-shaped structure not only from a hole for source contacting but also from a hole for dummy source contacting in the process of forming a source contact electrode 23 and a dummy contact electrode 24.
本発明に係るＮＯＲ型フラッシュメモリのメモリセルアレイは、ソースコンタクト電極２３及びダミーコンタクト電極２４を形成する工程においてＵ字構造のソース配線２１に形成された空洞２２にソースコンタクト用のホールに加えてダミーソースコンタクト用のホールからも導電体が供給される。 - 特許庁 - During the re-encryption process, the controller also causes the encryption means to decrypt the encrypted data from the storage medium, to store the decrypted data into the buffer memory, to re-encrypt the decrypted data from the buffer memory, and to transfer the re-encrypted data to the write means.
さらに、コントローラは前記再暗号化処理を行う場合に、前記記憶媒体からの暗号化データを前記暗号化手段により復号化し、前記復号化データを前記バッファメモリに格納し、前記バッファメモリからの前記復号化データを前記暗号化手段により再暗号化して前記ライト手段に転送する。 - 特許庁 - This method comprises for offering a first mechanism capable of performing exclusive access to the first part of a cache memory and a process for offering a second mechanism capable of performing exclusive access to the second part of the cache memory, and the exclusive access to the first pat is made independent of the exclusive access to the second part.
キャッシュメモリの第１の部分への排他的アクセスを可能とする第１の機構を提供する工程と、キャッシュメモリの第２の部分への排他的アクセスを可能とする第２の機構を提供する工程と、を有し、第１の部分への排他的アクセスは第２の部分への排他的アクセスと独立である。 - 特許庁 - In the process for polishing the insulating layer, a fear that the speed of polishing is not uniform and the gate electrode in the logic circuit region is exposed before the stopper layer in a memory region is exposed even if the logic circuit region is polished comparatively faster than the memory region is eliminated.
従って、絶縁層を研磨する工程において、研磨の速度が一様でなく、ロジック回路領域の方がメモリ領域に対して比較的速く研磨されてしまっても、メモリ領域におけるストッパ層が露出する前に、ロジック回路領域におけるゲート電極が露出してしまう恐れがなくなる - 特許庁 - A storage frame into a reference frame memory 18 and coding parameters D, S thereof are determined so that a decoding processing load may be within a permissible range for all the speeds instructable in the double speed/random reproduction in start of coding during an H.264 encoding processing process, and a reference frame memory history table 24 is created and updated.
Ｈ．２６４エンコード処理過程で、符号化開始時に、倍速／ランダム再生で指示可能とする全速度について、デコード処理負荷が許容範囲内となるように、参照フレームメモリ１８への保存フレームとその符号化パラメータＤ，Ｓを決定し、参照フレームメモリ履歴テーブル２４を作成更新する。 - 特許庁 - One or more processes which require a buffer consecutive area on the memory are represented by a group of process names, a combination of processes not executed in parallel among the processes is represented by an exclusive relation, and one or more memory range candidates available for the processes as the buffer are represented by buffer allocation information BAI.
バッファ用連続領域をメモリ上に確保する必要のある１以上の処理を処理名の集合で表し、それら処理間で並列実行されない処理の組合せを排他関係で表し、処理がバッファとして利用可能な１つ以上のメモリ範囲候補をバッファ割り当て情報ＢＡＩで表す。 - 特許庁 - To store each piece of A/D converted data in a memory after performing A/D conversion, at a predetermined sampling interval, of an analog signal from a sensor without increasing a process load of a CPU, and without providing a special hardware for transferring the A/D converted data to the memory accompanied with termination of the A/D conversion.
センサからのアナログ信号を所定のサンプリング間隔でＡ／Ｄ変換してＡ／Ｄ変換データの各々をメモリに格納することを、ＣＰＵの処理負荷を増加させずに、且つ、Ａ／Ｄ変換の完了に連動してＡ／Ｄ変換データをメモリに転送する専用のハードウェアを設けることなく、実現する。 - 特許庁 - A software model of the SoC device is operated according to a test program having made the trouble occur in the hardware model simulation, and memory access, an update wait of a memory, register access, and an update wait of a register occurring in a process of the operation are recorded in a log in order of the occurrence while each of them is converted into an RTL (Register Transfer Logic).
ハードウェアモデルシミュレーションにて不具合を発生させたテストプログラムにしたがって、そのＳｏＣデバイスのソフトウェアモデルを動作させ、その動作の過程で発生するメモリアクセス、メモリの更新待ち、レジスタアクセス、およびレジスタの更新待ちの各々をＲＴＬに変換しつつその発生順にログに記録する。 - 特許庁 - In an H.264 encoding processing process, at the start of encoding, a storage frame to a reference frame memory 18 and encoding parameters D and S are determined so that a decoding processing load is within an allowable range on entire speed that can be instructed in the double-speed/random reproduction, and a reference frame memory history table 24 is created/updated.
Ｈ．２６４エンコード処理過程で、符号化開始時に、倍速／ランダム再生で指示可能とする全速度について、デコード処理負荷が許容範囲内となるように、参照フレームメモリ１８への保存フレームとその符号化パラメータＤ，Ｓを決定し、参照フレームメモリ履歴テーブル２４を作成更新する。 - 特許庁 - A blocking brightness extension processing module 20 performs a blocking brightness extension process on each pixel of an image which is either a 360-degree all-round input image (Pa) of an elliptical surface stored in an image buffer memory 13 or a clipped image (object image) stored in an object image buffer memory 19 and is output for display.
ブロッキング輝度伸張処理部２０は、画像バッファメモリ１３に記憶された楕円面の３６０°全周入力画像（Ｐａ）とオブジェクト画像バッファメモリ１９に記憶された切り出し画像（オブジェクト画像）を処理対象に、表示出力する画像に対して画素単位のブロッキング輝度伸張処理を実施する。 - 特許庁 - In a printer 2000, the predetermined resource data referred to when carrying out a printing process is stored in an external memory 14 or the like, and authentication information for authenticating an accessing person with respect to the predetermined resource data, and management information with a different attribute with respect to the predetermined resource data are stored in the external memory 14 or the like.
プリンタ２０００は印刷処理を行う際に参照される所定のリソースデータを外部メモリ１４等に記憶するとともに、該所定のリソースデータに対するアクセス者を認証するための認証情報と所定のリソースデータに対する属性の異なる管理情報とを外部メモリ１４等に記憶する。 - 特許庁 - Respective programmable elements are constituted of depletion type transistors D100, D101 being same as memory cells of a mask ROM apparatus, the depletion type transistors are programmed in a first program state of a conduction state in an ion injection process for memory cells of the mask ROM apparatus or in a second program state of a non-conduction state.
プログラム可能な素子の各々はマスクＲＯＭ装置のメモリセルと同一の空乏型トランジスタＤ１００，Ｄ１０１で構成され、空乏型トランジスタはマスクＲＯＭ装置のメモリセルに対するイオン注入工程で導通状態の第１プログラム状態又は非導通状態の第２プログラム状態にプログラムされる。 - 特許庁 - To improve reliability of data by surely preventing rewriting in an area where the permissible number of rewriting times of a nonvolatile memory is exceeded, to effectively use the rewriting of the entire nonvolatile memory, and to make decision of an error in a writing process within a short period of time.
本発明は、書換え制限方法及び半導体装置に関し、不揮発性メモリの許容書換え回数を超えた領域の書換えを確実に防止してデータの信頼性を向上すると共に、不揮発性メモリ全体の書換えを有効に利用し、且つ、書込み処理でのエラー判定を短時間で行うことを目的とする。 - 特許庁 - To prevent a memory communication contact from being separated owing to vibration during communication between a storage medium loaded in a cartridge and a main body to cause memory breakage etc. as to a communication means of carrying out non-contact communication between the storage medium loaded in a replaceable cartridge such as a process cartridge and a developing cartridge, and the main body.
プロセスカートリッジや現像カートリッジなど、交換可能なカートリッジに搭載の記憶媒体と本体との間で接触方式で通信を行う通信手段において、カートリッジ搭載の記憶媒体と本体との通信動作中に振動などによりメモリ通信接点が離間してしまい、メモリ破壊等が発生することを防ぐ。 - 特許庁 - When the test is carried out whether a block address and an actual block are in a one-to-one relation, the actual access to a memory cell MC becomes unnecessary in this test process by not holding the information indicating whether the access to the memory cell MC is present or not but holding the information in the latch circuit LT 110 as the access flag.
ブロックアドレスと実際のブロックとが一対一に対応しているかどうかをテストする際には、メモリセルＭＣにアクセスがあったかどうかの情報を保持するのではなく、このラッチ回路ＬＴ１１０にアクセスフラグとして保持することにより、このテスト工程でメモリセルＭＣに実際にアクセスする必要がなくなる。 - 特許庁 - The portable terminal 10 comprises a sound source memory 22 having stored sound source data, a DJ processor 12, a special reproduction processor 14 for applying a specified reproduction process to sound source data read from the sound source memory, a related table 15, and a means for detecting different operations of the portable terminal (e.g., a position/behavior detector 16).
携帯端末装置１０は、音源データを記憶した音源メモリと２２、ＤＪ処理部１２と、音源メモリから読み出した音源データを特殊再生処理する特殊再生処理部１４と、関連付けテーブル１５と、携帯端末装置の異なる操作を検出する手段（例えば、姿勢／挙動検出部１６）を備える。 - 特許庁 - To provide a method of manufacturing flash memory element by which the reliability of a flash memory element can be improved by securing the stability of a process by improving the EFH differences induced among a cell region, a high-voltage transistor region, and a low-voltage transistor region by the projecting sections of the field oxide films of the regions.
セル領域、高電圧トランジスタ領域及び低電圧トランジスタ領域それぞれのフィールド酸化膜の突出部によってこれらの領域間に誘発されるＥＦＨ差を改善させて工程の安定性を確保し、素子の信頼性を向上させることが可能なフラッシュメモリ素子の製造方法を提供する。 - 特許庁 - In memory cells of a non-volatile semiconductor memory, a charge storage layer 26 is formed on a control gate 22 made of high melting point metal formed on a glass substrate 2 through a gate insulating film 24, and an active layer 34 which process at right angles with the control gate 22 is formed through an insulating film 32 for transferring charges.
不揮発性半導体メモリ１２のメモリセルでは、ガラス基板２上の高融点金属材の制御ゲート２２上にゲート絶縁膜２４を介して電荷蓄積層２６が形成され、さらに電荷授受用絶縁膜３２を介して制御ゲート２２と交差する活性層３４が形成されている。 - 特許庁 - To solve the problem in a ferroelectric memory element that, although many nondestructive readout methods have been studied, each has a problem that the difference between "1" and "0" is small, a problem in the process reliability, and so forth, and they have not been solved, and to provide a nondestructive readout method suitable for a simple matrix structure memory element.
強誘電体メモリ素子において、幾つもの非破壊読み出し方法が検討されてきているが、“１”、“０”の差が小さいことやプロセス的な信頼性の問題等、それぞれ課題を抱えており、未だ実現していないが、本発明は、単純マトリクス構造メモリ素子に好適な非破壊読み出し方法を提供する。 - 特許庁 - Data stored in each memory part facilitate calculation of in what process the abnormality is generated, to improve efficiency of analysis by performing processing for embedding the additional information in the image data stored by each memory, when abnormality is generated, performing print output of an image, and abnormality is confirmed by visual inspection.
各メモリ部に保存されたデータは、異常発生時にメモリごとに保存した画像データに付加情報を埋込む処理を行って、画像のプリント出力を行い、目視で異常の確認をすることで、どの工程で生じた異常であるかを割り出すことを容易にし、解析の効率の向上を図る。 - 特許庁 - A memory 100 with a wafer process package (WPP) technique applied thereto includes an interlayer film 9 formed to cover wiring M4 formed on an upper portion of a plurality of memory cells, an interlayer film 10 formed on the interlayer film 9, and a protective film 12 formed to cover the interlayer film 10.
ウエハプロセスパッケージ（ＷＰＰ）技術が適用されたメモリであって、複数のメモリセルの上部に形成された配線Ｍ４を覆うように形成された層間膜９と、層間膜９上に形成された層間膜１０と、層間膜１０を覆うように形成された保護膜１２とを有してメモリ１００が構成される。 - 特許庁 - The control part 175 proceeds to the process of channel setting standby when the channel data is not written in the saving part 173, or when the channel data written in the memory part 172 is not recognized, or when, at return of the power, the channel data of the saving part 173 could not be written in the memory part 172, or when it is reset.
制御部１７５は、保存部１７３にチャンネルデータが書き込まれていない場合、記憶部１７２に書き込まれたチャンネルデータを認識しない場合、復電時、保存部１７３のチャンネルデータを記憶部１７２に書き込むことができなかった場合、リセットされた場合、チャンネル設定待機時の処理に移行する。 - 特許庁 - In the ferroelectric memory device, an operation process to execute any one of data read, data rewrite, or data write is repeatedly performed to at least one selected cell 18a of a plurality of ferroelectric memory cell 18 formed at each intersection point of a plurality of word lines 14 and a plurality of bit lines 16.
強誘電体記憶装置では、複数のワード線１４及び複数のビット線１６の各交点に形成される複数の強誘電体メモリセル１８の少なくとも一つの選択セル１８ａに対して、データ読み出し、データ再書き込み及びデータ書き込みのいずれか一つを実施する動作工程が繰り返し行われる。 - 特許庁 - The target processor is constituted so as to detect the presence of a held reset request, specially, in the processing of a memory access interruption, and consequently the target process performs resetting operation in response to the detection of a request thereby.
ターゲット・プロセッサは特に、メモリ・アクセス割込みの処理の間に、保留のリセット要求の存在を検出するように構成され、それによりターゲット・プロセッサはこうした要求の検出に応答して、リセット動作を実行する。 - 特許庁 - To provide a photograph printer having a function of preventing originally important regions from being lost in a specified color region extracting process, a control program and an information memory medium for the printer.
特定色領域抜き出し処理で本来抜けるべきでない領域のぬけを防止できる機能を有する写真印刷装置、写真印刷装置の制御プログラム及び情報記憶媒体を提供することにある。 - 特許庁 - An internal memory (IN) circuit 21 outputs an information, indicating the contents of the transmitting data to be encrypted and a processing content information in which the hash information indicating contents of hash process to generate a hash value is described.
内部メモリ（ＩＮ）回路１２は、送信データを暗号化処理する内容を示す暗号化情報、及びハッシュ値を生成するハッシュ処理の内容を示すハッシュ情報が記述された処理内容情報を出力する。 - 特許庁 - To provide a packed crown-shaped memory cell having a simple shape and good mechanical stability and an allowance to large misalignment in a lithography process, and a manufacture therefor.
形状が単純でかつ機械的に良好な安定度を有しおよびリソグラフィ工程における大幅な不整合に対して許容度を有する、充填された王冠型メモリ・セルおよびその製造法を提供する。 - 特許庁 - A memory device 15 for individually storing not only sequential data such as data logging, set history, abnormal history or the like but also artibrary printing data such as a molding condition, a waveform during a molding process or the like is provided.
データロギング、設定履歴、異常履歴等の逐次印字用データを個別に記憶すると共に、成形条件、成形工程中の波形等の任意印字用データを個別に記憶する記憶装置１５を備える。 - 特許庁 - When the similar image data are detected, a compression/decompression circuit subjects the image data to a data compression process by converting the image data to differential data on the basis of the similar image data and records them in an image memory.
一方、類似画像データが検出された場合には、圧縮伸張回路は、該画像データを、類似画像データを基準として差分データに変換することによりデータ圧縮を行い画像メモリに記録する。 - 特許庁 - To provide a program rewriting process device that enables even a device with a plurality of CPUs to rewrite the operation program of each CPU by means of a single external memory by adding a simple configuration.
簡単な構成を付け足すことにより、複数のＣＰＵを備えた機器であっても、各ＣＰＵの動作プログラムを、単一の外部メモリにより書き換えることができるプログラム書換処理装置を提供すること。 - 特許庁
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
