「memory」を含む例文一覧(49996)
＜前へ 1 2 .... 980 981 982 983 984 985 986 987 988 .... 999 1000 次へ＞- When it is indicated by data length mark that a block length is exceed, a restoration processing section 138b connects overflow data read out from the memory 260 for data of block length or less read out from the memory 260, and restores the unequal length data.
復元処理部１３８ｄは、データ長標識によって、ブロック長を越えることが示される場合には、メモリ２６０から読出したブロック長以下のデータに対して、メモリ２６０から読出したオーバーフローデータを連結し、その不等長データを復元する。 - 特許庁 - To provide an FIFO type memory control circuit device, an image processing circuit device, and an image processing device provided with them capable of reducing the load on a CPU, simplifying the device, and increasing the image processing speed by using an FIFO type memory.
先入れ先出し型メモリを用いてＣＰＵの負荷軽減、装置の簡略化および画像処理の高速化を可能とする先入れ先出し型メモリ制御回路装置、画像処理回路装置およびそれらを備えた画像処理装置を提供する。 - 特許庁 - A device for storing data has an automatic data confirming circuit which is connected to a page buffer and a bit line, also the circuit is provided with a confirmation logic comprising a sense latch connected to a floating gate cell in a bit latch and a memory array, and reads memory data from the cell.
データ記憶用装置は、自動データ確認回路を有し、この回路はページバッファとビットラインに接続されていて、また、ビットラッチとメモリアレイ内のフローテングゲートセルとに接続されたセンスラッチを含む確認論理があって、該セルからメモリデータを読取る。 - 特許庁 - That is to say, the work RAM 18 is not only utilized as the memory, to develop the data for correcting defect pixels stored in an EEPROM 11 in a compressed state, but is also utilized as a recording memory, when the defect pixel correction is not executed.
つまり、ワークＲＡＭ１８は、ＥＥＰＲＯＭ１１に圧縮した状態で格納されている欠陥画素補正用データを展開するメモリとして活用されるだけでなく、欠陥画素補正を行わない場合には記録用メモリとして活用される。 - 特許庁 - To provide a printer with a normal printing operation program and a maintenance program stored in a nonvolatile memory that can safely repair the normal printing operation program in an unstable state etc. and can reduce the capacity of the nonvolatile memory.
不揮発性メモリに通常の印刷動作用プログラムとメンテナンス時用のプログラムが格納されるプリンタにおいて、通常印刷動作用プログラムが不安定になったとき等に安全に修復が可能であり、かつ不揮発性メモリの容量が抑えられる。 - 特許庁 - To provide a net list generation method for generating a net list of a target memory by providing a control circuit which performs control so that the optimal combination of memory macros is selected and accessed, from a previously registered library, and to provide a computer program.
最適なメモリマクロの組み合わせを選択しアクセス可能に制御を行う制御回路を、予め登録されているライブラリから提供して、目的メモリのネットリストを生成するネットリスト生成方法、及びコンピュータプログラムを提供すること。 - 特許庁 - Information not depending on an engine and a starter 3 is previously stored in a memory part 37 and an engine startable voltage threshold value Vth is determined based on the information in the memory part 37 and information inherent to the engine and the starter 3.
エンジン及びスタータ３に依存しない情報を予め記憶部３７内に格納するとともに、この記憶部３７内の情報と、エンジン及びスタータ３に固有の情報とに基づいて、エンジン始動可能電圧閾値Ｖｔｈを決定する。 - 特許庁 - This recording medium cartridge is provided with a cartridge memory in which the information of the contents of the recording medium cartridge can be recorded, and the cartridge memory is welded together when the other members are mounted.
磁気テープカートリッジ内部に、当該記録媒体カートリッジの内容などの情報を記録可能なカートリッジメモリを有することを特徴とする記録媒体カートリッジであり、前記カートリッジメモリが、他の部材を取り付ける際に一緒に溶着されることが特徴である。 - 特許庁 - To provide a ferroelectric memory where improvement of writing speed and restriction of the deterioration of signal strength in reading after long time holding are enabled, by using a ferroelectric capacitor into which crystal distortion is introduced, and to provide a data writing method of the memory.
結晶歪を導入した強誘電体キャパシタを用いて、書き込み速度の向上及び、長時間保持後のみ出しにおける信号強度の劣化の抑制を可能とした強誘電体メモリ及びそのデータ書き込み方法を提供する。 - 特許庁 - In the driving device of the display panel, write operation (Ws, We) for writing a display data to frame memory within one frame period and read operation (a, a', ..., h, h') for reading the display data written in the frame memory are carried out.
表示パネルの駆動装置は、１フレーム期間内でフレームメモリに対して表示データを書き込む書き込み動作（Ｗｓ，Ｗｅ）と、前記フレームメモリに書き込まれた前記表示データを読み出す読み出し動作（ａ，ａ′〜ｈ，ｈ′）とが実行される。 - 特許庁 - Each one line is connected to each global bit line GB from 128 main bit lines MB shared by memory cell arrays MCA00 and MCA02 and 128 main bit lines MB shared by memory cell arrays MCA01 and MCA03.
各グローバルビット線ＧＢには、メモリセルアレイＭＣＡ００及びＭＣＡ０２に共有された１２８本のメインビット線ＭＢ並びにメモリセルアレイＭＣＡ０１及びＭＣＡ０３に共有された１２８本のメインビット線ＭＢから１本ずつが接続されている。 - 特許庁 - To provide a semiconductor memory device, capable of shortening the access time by disposing interconnections which pass over a memory cell array so as to make the interconnections that connect among a read-enable signal input pad and data I/O pads that are equal in length, to each other.
リードイネーブル信号入力用パッドと複数のデータＩ／Ｏパッドとの間を接続する配線の長さが均等になるようにメモリセルアレイ上を通過させる配線を配置して、アクセスタイムを高速化する半導体記憶装置を提供する。 - 特許庁 - To provide a memory controller and a memory control method for surely controlling the consistency of a cache even at the time of constructing a multi-processor system by using a processor which does not notify information related with cache ejection processing.
キャッシュ排出処理に関する情報を通知しないプロセッサをもちいてマルチプロセッサシステムを構築した場合であっても確実にキャッシュの整合性制御をおこなうことができるメモリ制御装置およびメモリ制御方法を提供すること。 - 特許庁 - To provide a ferroelectric memory, in the memory cell structure to have the limited operation voltage region, which has been manufactured to show small difference in the processes and the characteristics which do not change as much as possible, in voltages other than the operating voltage.
限られた動作電圧領域を持つようなメモリセル構造をとる強誘電体メモリにおいて、プロセス上の差異が小さく、かつ、特性も動作電圧以外はなるべく異ならないようにして作製された強誘電体メモリを提供すること。 - 特許庁 - To provide a phase-change memory device and a method of fabricating the same to increase integration and to reduce an amount of operation current of the phase-change memory device by reducing the contact area between a phase-change material layer and a heating layer.
高集積化が可能であり、相変化物質層と発熱層との接触面積を低減することにより、相変化メモリ素子の動作電流量を減少させることができる相変化メモリ素子及びその製造方法を提供する。 - 特許庁 - This system has the revolver 23 which has a plurality of mounting sections to be mounted with the objective lenses 22 and a memory means (a non-volatile memory in a controller 12), which is capable of storing the lens information relating to each of the objective lenses more than the number of the mounting sections.
対物レンズ２２が取り付けられる取付部を複数有するレボルバ２３と、取付部の数より多くの対物レンズ各々に関わるレンズ情報を記憶可能な記憶手段(コントローラ１２内の不揮発性メモリ)とを備えている。 - 特許庁 - In this process, the hologram memory 1 is irradiated with first reference light from a second light source to reproduce all the recorded multi-hologram and the hologram memory 2 to be a copy is irradiated with the above multi-hologram and second reference light from a third light source 5.
この時、ホログラムメモリ２に第二光源から第一参照光を照射して、記録されている多重ホログラムを一括再生し、コピーとなるホログラムメモリ２に上記多重ホログラムと第三光源５から第二参照光とを照射する。 - 特許庁 - To attach a nonvolatile memory that conforms to T13 to a storage medium controller for controlling data read/write between a host and a storage medium through a volatile memory without causing an increase in the number of pins and an increase in size.
揮発性メモリを介してホストと記憶媒体との間でのデータのリード／ライトを制御する記憶媒体コントローラに対し、Ｔ１３に準拠する不揮発性メモリを、ピン数の増加やサイズの増大を伴うことなく、付設することを課題とする。 - 特許庁 - Read-out of data is performed accurately by generating reference voltage based on detection voltage from a dummy memory cell in which data '1' is recorded by which output voltage is not changed when read-out operation of data is performed, in a ferroelectric memory.
強誘電体メモリにおいて、データの読み出し動作を行ったときに出力電圧に変化が起こらないデータ“１”の記録されたダミーメモリセルからの検知電圧を基に基準電圧を発生させることにより、データの読み出しを正確に行う。 - 特許庁 - This memory control circuit comprises a controller 1A for controlling a RAM 13 of power source voltage 2.5 V standard (SSTL 2 standard) and a nonvolatile memory 14 of power supply voltage 3.3 V standard (LVTTL standard) through a control bus 10 and data buses 11 and 12.
メモリ制御回路は、電源電圧２．５Ｖ規格（ＳＳＴＬ２規格）のＲＡＭ１３と、電源電圧３．３Ｖ規格（ＬＶＴＴＬ規格）の不揮発性メモリ１４とを、制御バス１０およびデータ・バス１１，１２を介して制御するコントローラ１Ａを有する。 - 特許庁 - To provide a variable resistive device and a nonvolatile memory device having a phase change film of low power consumption which is capable of high-speed resistance change and is excellent in the preservation stability of an amorphous phase, and a semiconductor memory utilizing them.
低消費電力で、高速抵抗変化が可能であり、かつアモルファス相の保存安定性が良好である相変化膜を有する可変抵抗素子および不揮発性メモリ素子およびこれらを利用した半導体メモリを提供すること。 - 特許庁 - The line memory device 100 includes a line memory macro 101 which uses serial/parallel conversion, a shift register 111 which has its capacity equal to the bit width of the data to be converted into the parallel data, a selector 109 and a control block 110 which controls the register 111 and selector 109.
ラインメモリ装置１００は、シリアルパラレル変換を用いたラインメモリマクロ１０１、パラレル変換するデータのビット幅と同じ容量のシフトレジスタ１１１、セレクタ１０９、シフトレジスタ１１１とセレクタ１０９を制御する制御ブロック１１０とを備える。 - 特許庁 - To enable performing write-in, verifying, or the like for a storage element storing trimming information, replacement information, or the like without providing an exclusive circuit, in a non-volatile semiconductor memory in which electrical write-in and erasure can be performed like a flash memory.
フラッシュメモリのような電気的に書込み、消去可能な不揮発性記憶装置において、専用の回路を設けることなくトリミング情報や置換情報等を記憶する記憶素子への書込みやベリファイなどを行なうことができるようにする。 - 特許庁 - To realize a semiconductor memory of which area can be reduced more by reducing the number of transistors of a memory cell storing one data, and enabling an interval to be as short as possible between bit lines without causing failure of operation.
一つのデータを記憶するメモリセルのトランジスタ数を削減し、動作の不具合を生じることなくビット線の間隔を可能な限り短くすることを可能にすることにより、小面積化を図ることができる半導体記憶装置を実現する。 - 特許庁 - When the determination part determines no existence of the VM 21, an output part outputs an acquisition request of virtual data necessary for executing the VM 21 corresponding to the memory ID of the USB memory 3 in the physical machine B1 to a physical machine A1.
出力部は、判断部により存在しないと判断した場合に、ＵＳＢメモリ３のメモリＩＤに対応するＶＭ２１を物理マシンＢ１で実行するために必要な仮想化データの取得要求を物理マシンＡ１へ出力する。 - 特許庁 - An electronic album apparatus 1 comprises a memory card drive for reading data recorded on a memory card 4, a hard disk drive, an image output unit for converting still image data to video signals and outputting them on an image display, and a controller.
電子式アルバム装置１は、メモリカード４に記録されているデータを読み出すメモリカードドライブと、ハードディスクドライブと、静止画像データを映像信号に変換して映像表示装置に出力する映像出力部と、制御部とを備えている。 - 特許庁 - The electron emission efficiency of each element on the row to be driven for correction is stored in a correction data memory 115, and a video data corresponding to the row to be corrected during one field display drive is stored in an image data memory 116.
補正データメモリ１１５には補正駆動するべき補正対象行上の各素子の電子放出効率が格納され、画像データメモリ１１６には１フィールドの表示駆動中に補正対象行に対応する映像データが格納される。 - 特許庁 - Therefore, since the number of the ferroelectric memory cells to be connected to the wires can be increased without reduction in speed, the efficiency of the ferroelectric memory cell array can be extremely increased and as a result, the size of a chip can be reduced.
したがって、速度低下なしに、配線に連結される強誘電体記憶セルの個数を増加させることができるので、強誘電体記憶セルアレイの効率を極大化することができ、結果的に、チップの大きさを減らすことができる。 - 特許庁 - When the capacity value Ma is less than the imagined capacity Mo, a buffer memory B24 having a shortage capacity Mb (=Mo-Ma) is set in a memory 23 provided in the host device 2, and the two buffer memories A and B are integrated to be managed in a unified manner.
容量値Ｍａが想定容量Ｍｏ未満のとき、ホスト装置２が有するメモリ２３内に不足分の容量Ｍｂ（＝Ｍｏ−Ｍａ）を持つバッファメモリＢ２４を設定し、２つのバッファメモリＡ，Ｂを統合して一元的に管理する。 - 特許庁 - The count value is compared with a threshold set in a packet counter (S206) and when the count value exceeds the threshold (S206:YES), counting the number of times of responding is stopped (S207), and a memory controller sets the operating mode of the memory to a self-refresh mode (S208).
このカウント値とパケットカウンタに設定された閾値とを比較し（Ｓ２０６）、カウント値が閾値を超過しているとき（Ｓ２０６、ＹＥＳ）、応答回数の計測を中止し（Ｓ２０７）、メモリコントローラがメモリの動作モードをセルフリフレッシュモードに設定する（Ｓ２０８）。 - 特許庁 - If the witch SW0 is turned off and any of the memory cells is connected to the output line Lout that is virtually grounded, the electric charge stored in the memory cell moves to the capacitor Cs without being affected by the parasitic capacitance Cp.
スイッチＳＷ０をオフ状態にして、仮想接地状態にある出力ラインＬｏｕｔに、いずれかのメモリセルを接続させると、当該メモリセルに蓄積された電荷は、寄生容量Ｃｐの影響を受けることなく、コンデンサＣｓに移動する。 - 特許庁 - As the attachment of the USB memory 51 is confirmed, photographed image data photographed by the photographing part 10 are stored together with failure information data constituted of prescribed state information showing an operating state by the USB memory 51 by taking the confirmation of the attachment as a trigger.
ＵＳＢメモリ５１の装着を確認したら、それをトリガとして、撮影部１０により撮影した撮影画像のデータを、動作状態を示す所定の状態情報からなる障害情報のデータと共にＵＳＢメモリ５１に保存させる。 - 特許庁 - In the case of hot plug exchange, data stored on the cache or buffer being an exchange object member are temporarily saved on a main memory and after the exchange object member is exchanged, the data saved on the main memory are written back to the cache or the buffer being the exchange object member.
ホットプラグ交換時に、交換対象部材のキャッシュあるいはバッファに格納されているデータを、一時的にメインメモリに退避し、交換対象部材の交換後、メインメモリに退避したデータを交換対象部材のキャッシュあるいはバッファに書き戻す。 - 特許庁 - In programmable cells 110 to 115 belonging to a first area 119, configuration information 130 is stored in a volatile memory, and in programmable cells 120 to 122 belonging to a second area 119, configuration information 130 is stored in a nonvolatile memory.
第１の領域１１９に属するプログラマブルセル１１０〜１１５ではコンフィギュレーション情報１３０を揮発性メモリに格納し、第２の領域１１９に属するプログラマブルセル１２０〜１２２ではコンフィギュレーション情報１３０を不揮発性メモリに格納する。 - 特許庁 - By turning on a buffer gate 9, an emulation function based on an application system connected to a CPU core 19, emulation memory 47 and connector 51 and a debugging support function based on a break condition detecting part 13 and a trace memory 31 are executed.
バッファゲート９をＯＮにすることにより、ＣＰＵコア１９とエミュレーションメモリ４７と接続コネクタ５１に接続された応用システムによるエミュレーション機能、およぶブレーク条件検出部１３とトレースメモリ３１によるデバッグ支援機能を行う。 - 特許庁 - To provide an information processor equipped with a memory which stores an application program and a memory which stores a program to be performed by a processor, and to provide a method for, when any error is occurred in the program to be performed, performing the program by exchanging the whole program.
アプリケーションプログラムを保持するメモリと、プロセッサで実行するプログラムを格納するメモリとを備え、実行するプログラムにエラーが生じたときに、プログラムごと取り替えてプログラムを実行する手法を備えた情報処理装置を提供する。 - 特許庁 - In this semiconductor memory, the number of main bit lines 16 and the number of main bit lines 17 are made equal respectively for two kinds of memory sub-arrays of which an erasure unit or a write unit is different, and the number of main work lines 14 are changed respectively.
本発明の半導体記憶装置は、消去または書込み単位の異なる２種類のメモリサブアレイに対して、各々におけるメインビット線１６およびサブビット線１７数を同じにし、各々におけるメインワード線１４数を変える。 - 特許庁 - To provide an imaging apparatus provided with a means for accumulating image signals and storing the result in a memory that prevents the accumulation of image signals the correction of a camera-shake of which is insufficient so as to enhance the image quality of the image signals stored in the memory.
画像信号を累積加算してメモリに記憶する手段を備えた撮像装置において、手振れ補正が不十分な画像信号の累積加算を防止し、メモリに記憶される画像信号の画質を向上させる撮像装置を提供する。 - 特許庁 - With the card 40 inserted into a memory card input-output part 18, the information 44 and the key data 46 are read to compare respectively with a program control information 34 and a certification key data 36 memorized in a memory part 30.
メモリカード４０がメモリカード入出力部１８に挿入された状態で、プログラム管理情報４４と認証キーデータ４６が読み出され、記憶部３０に記憶されているプログラム管理情報３４と認証キーデータ３６とが各々比較される。 - 特許庁 - When abnormal end occurs during the execution of the processing set, both of information indicating the abnormal end of the processing set and the processing result recorded in the memory 5b are stored in the memory 6b as history information.
前記一式の処理実行中に異常終了が発生した場合、処理一式の異常終了を示す情報ならびに前記揮発性メモリ５ｂ内に記録された処理結果を全て履歴情報として前記不揮発性メモリ６ｂに格納する。 - 特許庁 - To take an appropriate countermeasure against a fault in a circuit including a memory device of a cartridge when such a fault occurs, and to correctly determine whether a new cartridge has been mounted or not by using an ID stored in the memory device of the cartridge.
カートリッジの記憶装置を含む回路に不具合が発生した場合に適切な対策を取ることを可能にし、また、カートリッジの記憶装置に格納されているＩＤを利用して、新規なカートリッジが装着されたか否かを正確に判定する。 - 特許庁 - Write data in 16-bit by two blocks are generated corresponding to the 8-bit luminance data Y by 2 blocks and the 8-bit color difference data Cb, Cr by 1 block (B, C) and fed sequentially to a frame memory from a buffer memory section in the unit of blocks.
２ブロック分の８ビットの輝度データＹ、１ブロック分の８ビットの色差データＣｂ，Ｃｒに対応して、２ブロック分の１６ビットの書き込みデータを生成し（図３Ｂ，Ｃ）、バッファメモリ部よりフレームメモリにブロック単位で順次供給して書き込みをする。 - 特許庁 - A selector 504 sets the combination of the group of memories 505 and the memory control units 501-504, and image data subjected to parallel/serial conversion by the memory control units 501-504 are subjected to various image processing according to modes by an image editing processor 506.
セレクタ５０４はメモリ群５０５とメモリコントロール部５０１〜５０４の組み合わせを設定し、メモリコントロール部５０１〜５０４でパラレル／シリアル変換された画像データは画像編集処理部５０６でモードに従って各種画像処理が実施される。 - 特許庁 - The both CPU modules copy an own station 2 port memory data into a mating station 2 port memory data in the mating station CPU module, monitor a RUN signal, a master signal and a master request signal in the mating station, and switch the master/slave by handshaking with the respective controlled signals.
両ＣＰＵモジュールは、自局２ポートメモリデータを相手局ＣＰＵモジュールの相手局２ポートメモリデータにコピーし、相手局のＲＵＮ信号・マスタ信号・マスタリクエスト信号を監視し、各信号を制御したハンドシェイクでマスタ・スレーブ切り替えを行う。 - 特許庁 - When a writing request is transmitted from an internal memory 211 having an internal bus of n-bits, a bus use is permitted by a bus arbitration part 107, but conversion into a m-bit width (m>n) is required when DMA-transferred by a memory reading control part 208.
ｎビットの内部バスを持つ内部メモリ２１１からの書き込み要求であった場合、バス調停部１０７でバス使用許可が与えられるが、メモリ読み出し制御部２０８がＤＭＡ転送する際にｍ（ｍ＞ｎ）ビット幅への変換が必要となる。 - 特許庁 - The control signals 21 to 25 are switched by the switching circuit 27 in a signal order according to the terminal arrangement order of the memory terminals 21a to 27a of the memory chips CC2, and then allocated to control terminals P21 to P27.
また制御用信号２１乃至２５は、切替回路２７によってメモリチップＣＣ２のメモリ端子２１ａ乃至２７ａの端子配列順序に応じた信号順序で切り替えられた上で、制御端子Ｐ２１乃至Ｐ２７に割り当てられる。 - 特許庁 - This application method of the shape memory permanent constitutes its characteristic feature capable of reducing time of application and hair damage by simultaneously applying oxidative effect and a heating effect on hair softened by a reduction effect and capable of easily applying the shape memory permanent.
還元作用によって軟化した毛髪への酸化作用と加熱効果を同時に施術することによって施術時間短縮と加熱による毛髪損傷を軽減でき、手軽に形状記憶パーマを施術できる方法を特徴とする。 - 特許庁 - When the book binding layout mode and the reduction layout mode are designated in a step S601, an image of an original is read, stored sequentially in an image memory, while being subjected to reduction layout, and number of images M stored in the image memory is counted at the same time (S602).
Ｓ６０１で製本レイアウトモード、かつ縮小レイウトモードが指定されていると、原稿画像を読み込み、画像メモリに縮小レイアウトしながら順番に記憶し、同時に、画像メモリに格納した画像枚数Ｍをカウントする（Ｓ６０２）。 - 特許庁 - To provide a storage device and a backup method for the storage device in which the service life of storage regions in a nonvolatile memory is prolonged by surely storing data in the nonvolatile memory between the detection of the off state of a power source and the actual off state of the power source.
電源のオフを検知してから実際に電源がオフするまでの間に確実にデータを不揮発性メモリのに記憶させ、不揮発性メモリの記憶領域の寿命を長くした記憶装置、及び記憶装置のバックアップ方法を提供する。 - 特許庁 - Power is supplied to an inversion layer interconnection 15 at the end portion 19 and the central portion 20 of the memory mat, and an interconnection 14 formed in parallel with a word line WL (control electrode 6) is employed for power supply at the central portion 20 of the memory mat.
反転層配線１５へはメモリマットの端部１９とメモリマットの中央部２０において給電されており、メモリマットの中央部２０での給電はワード線ＷＬ（制御電極６）と並行して形成された配線１４が用いられる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
