「memory」を含む例文一覧(49996)
＜前へ 1 2 .... 982 983 984 985 986 987 988 989 990 .... 999 1000 次へ＞- If the printed matter after the information is added is scanned (STEP3), the MFP identifies the memory location from the image data I1 that is the scan data, and replaces the scanned image data I1 with image data I2 at the memory location and registers it.
情報が追加された後の印刷物がスキャンされると（ＳＴＥＰ３）、ＭＦＰは、スキャンデータである画像データＩ１から記憶場所を特定し、スキャンされた画像データＩ１を上記記憶場所にある画像データＩ２と置換えて登録する。 - 特許庁 - A driving signal from the controller to a belt driving motor M is inputted to a speed memory 522 through a switch 521 while being inputted to an input switch 523, and the output of the speed memory 522 is also inputted to the input switch 523.
コントローラからのベルト駆動モータＭに対する駆動信号は、入力切換器５２３に入力されると同時にスイッチ５２１を介して速度メモリ５２２に入力され、速度メモリ５２２の出力も入力切換器５２３に入力される。 - 特許庁 - A connection information comparator circuit 10 periodically compares contents of a connection information storage memory 9 with the contents of the collected connection information storage memory 8 and informs an ATM switch central management processor 6 about it by means of interruption when there is a mismatch.
コネクション情報比較回路１０は周期的にコネクション情報格納メモリ９の内容と収集コネクション情報格納メモリ８の内容とを比較し、不一致があれば、ＡＴＭスイッチ集中管理プロセッサ６に割込通知を行う。 - 特許庁 - Plural groups of tone color information corresponding respectively to plurality of musical instrument organization in every kind of rhythm are stored in a memory 22, and plural groups of accompaniment patterns corresponding respectively to the plurality of the musical instrument organization in every kind of rhythm are stored in a memory 24.
メモリ２２には、リズム種類毎に複数の楽器編成にそれぞれ対応した複数群の音色情報を記憶し、メモリ２４には、リズム種類毎に複数の楽器編成にそれぞれ対応した複数群の伴奏パターンを記憶する。 - 特許庁 - This sewing machine also has a memory (43) to store the calculated sewing data and a key (68) which can be converted into two key states and operates a conversion from the left position of a buttonhole seam to the right position, or the opposite conversion and its memory.
それは、計算した縫製データを記憶するメモリ（４３）と、２つのキー状態に変換され、これによってボタン穴縫い目の左の方の位置から右の方の位置へ、またはその逆の変換、およびそれの記憶を作動するキー（６８）とをさらに備える。 - 特許庁 - A semiconductor device is characterized by comprising a silica frame wherein fluorine atoms or fluorine containing groups are fixed by covalent bonding, and by being arranged as an insulation film between wirings or interlayers of the wirings of the semiconductor memory provided with a capacity unit, or at a protective unit of the memory.
フッ素原子またはフッ素含有基が共有結合により固定化されたシリカ骨格を有し、容量部を備える半導体メモリの配線間、層間または保護部に絶縁膜として配置されたことを特徴とする半導体装置。 - 特許庁 - An FFT arithmetic unit comprises a plurality of memory banks 31-1 to 31-4 allowing simultaneous writing of a plurality of data in a specified address in a form of overwriting or simultaneous reading, an FFT arithmetic circuit 20, and an FFT memory control circuit 40.
ＦＦＴ演算装置は、指定されたアドレスに複数のデータを上書きの形で同時に書き込み又は同時に読み出せる複数個のメモリバンク３１−１〜３１−４と、ＦＦＴ演算回路２０と、ＦＦＴメモリ制御回路４０とを備えている。 - 特許庁 - To provide a shape memory alloy actuator that has fast operating speed and can further downsize a device by preventing any external force from directly acting through an operation edge on a shape memory alloy even when any force acts on the operation edge (driving edge) from an outside part.
外部から力が操作端（駆動端）に作用しても、その外力が操作端を通じて形状記憶合金に直接的に作用することがなく、動作速度が速く、しかも装置をより小型化できる形状記憶合金アクチュエータを提供する。 - 特許庁 - A process known as loading operation reads out an instruction and data from a cache memory element, decodes the instruction, converts a memory format into a register format, and writes the converted data in a register file block 56 in a floating point unit 50.
キャッシュメモリ要素(81)からの命令及びデータの読み出し、該命令のデコード、メモリフォーマットからレジスタフォーマットへの変換の実行、及び該変換したデータの浮動小数点ユニット(50)のレジスタファイルブロック(56)への書き込みを行うプロセスは、ロード動作として知られる。 - 特許庁 - To obtain a power supply backup circuit for backing up a volatile memory circuit (RAM) at the time of turn off power in which voltage loss in a reverse current preventing circuit is reduced at the time of charging the volatile memory circuit through the reverse current preventing circuit or during normal operation.
電源オフ時に揮発性記憶回路（ＲＡＭ）をバックアップする電源バックアップ回路において、逆流防止回路を介して揮発性記憶回路の充電時または通常動作時に逆流防止回路での電圧ロスを少なくする。 - 特許庁 - Such erasing method is used as, with a memory gate electrode 11A provided with a corner part 11cn to which an electric field locally concentrates, the electric charge in the memory gate electrode 11A is injected into the charge storage part in a gate insulating film 2a by FN tunnel operation.
メモリゲート電極１１Ａに、局所的に電界が集中するコーナー部１１ｃｎを設け、メモリゲート電極１１Ａ中の電荷をＦＮトンネル動作によりゲート絶縁膜２ａ中の電荷蓄積部に注入する消去方式を用いる。 - 特許庁 - On the other hand, when the YMCK data, generated based on the read compression image data and the compression attribute data, are written in the image memory, the image memory control part writes the YMCK data from the higher-order address toward the lower-order address of the storage region.
一方、画像メモリ制御部は、読込まれた圧縮画像データ及び圧縮属性データに基づいて生成されたＹＭＣＫデータを画像メモリに書込む場合、ＹＭＣＫデータを記憶領域の上位アドレスから下位アドレスに向かって書込む。 - 特許庁 - The information processing integration section 4 outputs cooking utensil data included in cooking recipe information to a cooking utensil memory section 7, and extracts data coincident with cooking utensil data from the cooking utensil memory section 7, and obtains storage position information of the cooking utensils.
情報統合部４は、この料理レシピ情報中の調理器具に関するデータを調理器具記憶部７に出力し、調理器具記憶部７からこの調理器具データと一致するデータを抽出し、調理器具の収納位置情報を取得する。 - 特許庁 - This invented bus bridge circuit for duplexed device includes bus bridge circuits 21, 31 that monitor read/write access to a memory device in an operational system and when the access occurs, copy its data and write it into a memory device in a backup system.
本発明の２重化装置用バスブリッジ回路は、運用系のメモリ装置に対するリード／ライトアクセスを監視し、前記アクセスが発生したときそのデータをコピーしバックアップ系のメモリ装置へ書き込むバスブリッジ回路２１、３１を有することとした。 - 特許庁 - To prevent a brush fiber from being largely tilted and coming into contact with an electrifying roller by constituting a memory removing brush for removing toner memory remaining on a photoreceptor drum so that its upstream-side fiber may be long and its downstream-side fiber may be short.
感光体ドラムに残留するトナーメモリを除去するメモリ除去ブラシを、上流側繊維では長く、下流側繊維では短いものとして構成し、ブラシ繊維が大きく倒れて帯電ローラに接することを阻止できるようにする。 - 特許庁 - An information processing apparatus comprises: monitoring means that monitors memory usage of one process on which plural application programs are running; and control means that stops any of the application programs when the memory usage of the process exceeds a first threshold.
情報処理装置は、複数のアプリケーションプログラムが動作する一つのプロセスのメモリ使用量を監視する監視手段と、前記プロセスのメモリ使用量が第一の閾値を超えた場合に、いずれかの前記アプリケーションプログラムを停止させる制御手段とを有する。 - 特許庁 - To provide a semiconductor memory device which is superior in development of SRAM, is small in area loss and is provided with a redundant memory realizing redundant function even when plural SRAM of small capacity having different functions are necessary.
ＳＲＡＭの展開性に優れ、面積ロスが小さく、異なる機能の小容量のＳＲＡＭが複数個必要な場合においても冗長機能を実現できる自由度の高い冗長メモリを備えた半導体メモリ装置を提供する。 - 特許庁 - Then, data read from a disk is first temporarily held in the first memory means, and the first memory means is controlled to always hold data time-sequentially before/after currently reproduced and outputted data.
その上で、ディスクから読み出したデータを、先ず上記第１のメモリ手段に一時保持すると共に、この第１のメモリ手段に対して、常に現在再生出力されているデータの時系列的に前後となるデータが保持されるように制御する。 - 特許庁 - The data processing circuit 45 has: a memory for storing inputted control data; and a control section for selectively storing control data on a peripheral region including the position of defects in a memory, based on the defect data obtained by a defect inspection machine.
データ処理回路４５は、入力された制御データを格納するためのメモリと、欠陥検査機で得られた欠陥データに基づき、欠陥の位置を含む周囲領域に関する制御データを選択的にメモリに格納させる制御部とを備えている。 - 特許庁 - To provide a semiconductor integrated circuit equipped with a flip-flop type memory cell such as an SRAM, which reduces cycle time and power consumption, further suppresses increase in the area thereof while preventing data destruction of a non-selection memory cell during write circle.
ＳＲＡＭのようなフリップフロップ型メモリセルを備えた半導体集積回路において、書込みサイクル時の非選択メモリセルのデータ破壊を回避しつつ、サイクルタイムを短縮し、かつ消費電力を低減し、さらに、面積増大を抑制できるようにする。 - 特許庁 - An input data signal is transmitted to a memory bank performing write-in operation through a wrote-in data path WP, and an output data signal is transmitted to an input/output pin from a memory bank performing read-out operation through a read-out data path RP.
書込データ経路ＷＰを通じて入力データ信号が書込み動作を実行するメモリバンクに伝送され、読出しデータ経路ＲＰを通じて出力データ信号が読出し動作を実行するメモリバンクから入力／出力ピンに伝送される。 - 特許庁 - An application start processing part 450 loads a desired shared module on a memory when it is determined that the shared module is not loaded and generates a desired instance on the memory when it is determined that the instance is not generated.
アプリケーション起動処理部４５０が、所望の共有モジュールがロードされていないと判断した場合に、当該共有モジュールをメモリ上にロードし、所望のインスタンスが生成されていないと判断した場合に、当該インスタンスをメモリ上に生成する。 - 特許庁 - To generate a memory test pattern by VHDL description with respect to its method, device and program simply if a data sheet and a memory test sequence are prepared, without any knowledge of a very high speed integrated hardware description language (VHDL) and skill of circuit designing.
本発明はメモリテストパターン合成方法，装置及びプログラムに関し，ＶＨＤＬの知識や回路設計スキルがなくても，メモリのデータシートやメモリテストシーケンスを用意すれば簡単にＶＨＤＬ記述のメモリテストパターンを作成できることを目的とする。 - 特許庁 - The following control is performed in the image forming apparatus provided with a registration/management memory 30 for storing the management/registration information and a printer 15 for printing management/registration information stored in the memory 30 on sheets of recording paper.
管理・登録情報を蓄積する登録・管理用メモリ３０と、この登録・管理用メモリ３０に蓄積されている管理・登録情報を記録紙に印字するプリンタ１５とを備えた画像形成装置において、次のような制御を行う。 - 特許庁 - To obtain a magnetic thin film memory employing a magnetoresistive effect element 41 as a memory element in which erroneous writing or incomplete writing due to saturation magnetization of a magnetic film or variation of coercive force incident to variation working temperature dependent significantly on the environment is reduced.
磁気抵抗効果素子４１をメモリ素子として用いた磁気薄膜メモリ装置において、環境により使用温度が大きく異なり、温度変化に伴う磁性膜の飽和磁化や保磁力の変化による誤書き込みや書き込み不良などの低減。 - 特許庁 - When the SID signal indicates it own telephone number, the facsimile machine conducts no memory reception for the information received in the ring-type multiple address reception mode, but when the SID signal indicates a telephone number different from its own telephone number, the facsimile machine conducts memory reception.
ここで、ＳＩＤ信号が自機電話番号を示すときには、リング型同報受信モードにより受信する情報に対してメモリ受信を行わなず、ＳＩＤ信号が自機電話番号と異なる電話番号を示すときには、メモリ受信を行う。 - 特許庁 - Further, a memory for storing received picture information is provided, and it is desirable to be able to select an optional page among pieces of picture information stored in the memory to print the selected page and to print the selected page and succeeding pages in the both sides mode.
さらに、受信した画情報を記憶するメモリを設け、そのメモリに記憶した画情報から任意の頁を選択してその頁を印刷させたり、選択した頁以降の頁を両面モードで印刷させたりできるようにするとよい。 - 特許庁 - When receiving a full depression operation signal from a release switch SW2b, the microcomputer 101 starts photographing and makes the sound data stored in the sound primary memory 151 correspond to photographed image data and records them into a memory card 119.
マイクロコンピュータ１０１は、レリーズスイッチＳＷ２ｂから全押し操作信号が入力されると撮影を開始させ、音声一次メモリ１５１に記憶された音声データと、撮影された画像データとを関連づけてメモリカード１１９にそれぞれ記録する。 - 特許庁 - To provide a device and a method for displaying an image displaying an interlace signal on an image display device without a frame memory and displaying with picture quality equal to the time when the frame memory is used answering to a high frequency interface signal.
インターレース信号をフレームメモリなしで画像表示装置に表示できるとともに、高周波ののインターレース信号に対応し、フレームメモリを用いたときと同等の画質で表示できる画像示装置および画像表示方法を提供する。 - 特許庁 - To reduce throughput within a processor in processing of a memory access instruction such as a vector load instruction which can access a plurality of element data stored at an address interval designated by instruction by one instruction by use of a compression memory access request.
命令で指定したアドレス間隔で記憶された複数の要素データを１命令でアクセスできるベクトルロード命令のようなメモリアクセス命令を、圧縮メモリアクセスリクエストを用いて処理する場合のプロセッサ内での処理量を削減すること。 - 特許庁 - At purchase of the mobile phone, a user loads the memory card to the mobile phone and the user selects data required for or congenial to the user on a display picture by each item of the data group and writes selected data to the built-in memory of the mobile phone.
ユーザは携帯電話機の購入時に、メモリカードを携帯電話機に装着し、ユーザが必要とする又はユーザの好みに合うデータをデータ群の各項目ごとにユーザが表示画面で選択し、選択データを携帯電話機の内蔵メモリに書き込む。 - 特許庁 - The control part updates stored information of the memory, executes true or false determination for specific partial information within the information stored in the memory, and causes the protection mechanism part to prohibit charge or discharge when an error is detected in the true or false determination.
制御部は、メモリの記憶情報を更新し、メモリに記憶された情報の内の特定の一部の情報について正誤判定を行い、その正誤判定で誤りが検出された際に保護機構部で充電又は放電を禁止させる。 - 特許庁 - Thereafter, when a password is input from a user through an operation part 3, a value of a data register and a program stored in a flash ROM 2b of the external memory 1 are transmitted to the PLC, and data stored in an internal memory of the PLC are rewritten.
その後、操作部３を介してユーザからパスワードが入力されると、外部メモリ１のフラッシュＲＯＭ２ｂに記憶されているプログラム及びデータレジスタの値をＰＬＣに送信して、ＰＬＣの内部メモリに記憶されているデータを書き換える。 - 特許庁 - Prior to making a memory independently provided on the outside of a camera store image data photographed using an image pickup element from a camera memory 101a, it is determined whether or not a private image or data having a high confidentiality is added to the image data.
撮像素子を用いて撮像した画像データをカメラメモリ１０１ａからカメラ外部に別途設けられたメモリに記憶させるのに先立って、画像データにプライベート画像又は機密性が高いことを示すデータが付加されているか否かを判定する。 - 特許庁 - This memory is a non-volatile memory having first and second source/drain area SD1, SD2 on the surface of a semiconductor substrate, and a non-conductive trap gate TG and a conductive floating gate CG on a channel area between SD1 and SD2 through an insulating film.
半導体基板の表面に、第１及び第２のソース・ドレイン領域ＳＤ１，ＳＤ２と、その間のチャネル領域上に、絶縁膜を介して非導電性のトラップゲートＴＧと導電性のフローティングゲートＣＧとを有する不揮発性メモリである。 - 特許庁 - The horizontal linearity correction circuit is characterized in that a line memory stores a received video signal, an interpolation factor generated from the polynomial function is used to read the video signal from the line memory so as to correct horizontal linearity.
入力される映像信号をラインメモリに映像信号をを書き込み、多項式関数から発生した補間係数を用いて、映像信号をラインメモリから読み出すことにより、水平リニアリティ補正を行うことを特徴とした水平リニアリティ補正回路。 - 特許庁 - If it determines that the timing of receiving the memory clear signal does not coincide with the timing of starting the power source, the memory clear signal is nullified.
そして、払出制御部において、メモリクリア信号を受信した場合に、メモリクリア信号の受信タイミングが電源立ち上げ時であるかどうか判断し、メモリクリア信号の受信タイミングが電源立ち上げ時でないと判断したとき、当該メモリクリア信号を無効とする。 - 特許庁 - In addition, the image data itself are compressed and encoded by the compression/encoding means 113, the compressed and encoded image data and encoded feature data are recorded in an image data memory 115 by a memory control means 114.
また、画像データ自体は圧縮／符号化手段１１３で圧縮および符号化され、この圧縮および符号化された画像データと、前記符号化された特徴データとは、メモリー制御手段１１４により画像データメモリー１１５に記録される。 - 特許庁 - When a full-depression operation signal is input from a release switch SW2b, the microcomputer 101 starts photographing, associated with the voice data stored in the voice primary memory 151 are made to associate with photographed image data, and records respective pieces of data into a memory card 119.
マイクロコンピュータ１０１は、レリーズスイッチＳＷ２ｂから全押し操作信号が入力されると撮影を開始させ、音声一次メモリ１５１に記憶された音声データと、撮影された画像データとを関連づけてメモリカード１１９にそれぞれ記録する。 - 特許庁 - The submitted data and the edited data are stored in a memory 7 and when set time comes (YES in #3), the printing is started in the printing order set in the printing task based on the latest data stored in the memory 7.
入稿されたデータ及び編集されたデータはメモリ７に記憶され、設定された時間になると（＃３においてＹＥＳ）、メモリ７に記憶された最新データに基いて印刷タスクにおいて設定されている印刷順序で印刷を開始する（＃４）。 - 特許庁 - To provide a nonvolatile semiconductor storage device which includes 1T1R memory cells, each having one transistor and one resistance variable element that allows simplifying a structure so that a fine-sized memory cell is attained, and to provide a method for manufacturing the storage device.
１つのトランジスタと１つの抵抗変化素子とを用いた１Ｔ１Ｒ型のメモリセルであって、抵抗変化素子の構造を簡素化することにより、微細化できるメモリセルを有する不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁 - Since this identification result is different from contents (increase change) shown by the increase/decrease data K in the nonvolatile memory 17, the output signal level is reversed to a low level, and the increase/decrease data K stored in the nonvolatile memory 17 is erased (S13).
この識別結果は不揮発性メモリ１７の増減データＫが示す内容（増加変化）とは異なるから出力信号レベルはローレベルに反転されるともに、不揮発性メモリ１７に記憶された増減データＫが消去される（Ｓ１３）。 - 特許庁 - To provide a semiconductor memory device in which a characteristic for holding data of a memory cell is not deteriorated by preventing overlap of shifting to a non-activation state and data access by address transition without causing delay of an access time, and to provide its control method.
アクセス時間の遅れを伴うことなく非活性化状態への移行とアドレス遷移によるデータアクセスとの重なりを防止して、メモリセルのデータ保持特性を悪化させることのない半導体記憶装置とその制御方法を提供すること - 特許庁 - After booting, host information is given to the host and when the effect is confirmed, in order to give information on the start of processing to the processor, an interruption signal is generated and released by the access operation of a message performed by way of the special memory area of a dual port memory.
ブート後はブート情報をホストへ通知し、その旨を確認したならば処理装置へ処理開始の情報を通知するため、デュアルポートメモリの特別なメモリエリアを介して行うメッセージのアクセス動作による割込信号の発生と解除で行う。 - 特許庁 - A routing address generating part 5 exclusively ORs one bit of a routing address as one part of the memory access address and one bit except the routing address of the memory access address for very vector element as a new routing address in place of one bit of the routing address.
ルーティングアドレス生成部５は、各ベクトル要素毎に、メモリアクセスアドレスの一部であるルーティングアドレスの１ビットとメモリアクセスアドレスのルーティングアドレス以外の１ビットとの排他的論理和をとり、ルーティングアドレスの１ビットと置き換えて新たなルーティングアドレスとする。 - 特許庁 - The image forming apparatus accepts the selection of job to the data in the USB memory connected to the apparatus, and as for the last job in the selected jobs, executes after detecting that the connected USB memory is removed.
画像形成装置に接続されたＵＳＢメモリ内のデータに対するジョブの選択を受け付け、選択されたジョブのうち最後に残ったジョブについては、当該接続されたＵＳＢメモリが取り外されたことを検知したあとに実行する画像形成装置。 - 特許庁 - A server 2 has: a main memory 22 storing basic data indicative of low quality and difference data for each quality for each content; and a sub-memory 23 storing a quality constitution table where each quality is correlated with constitution data constituting the quality.
サーバ装置２は、コンテンツごとに、低品質を表す基本データと各品質間の差分データとを記憶するメインメモリ２２と、各品質と該品質を構成する構成データとが対応づけられた品質構成テーブルを記憶するサブメモリ２３とを有する。 - 特許庁 - The device has one or more slots 27 to insert the flash memory modules into a casing 10 and a processing circuit 28 to transfer the data among the flash memory modules and the large capacity digital storage device 20 is included in the casing 10.
装置は筐体１０にフラシュメモリーモジュールを挿入するための一つ以上のスロット２７を持ち、筐体１０の中には、フラシュメモリーモジュールと大容量デジタル貯蔵装置２０の間でデータ転送を行う処理回路２８が含まれている。 - 特許庁 - An internal impedance value in an initial state of each pre-measured battery cell at a stage of a manufacturing process is stored in the memory, and the internal impedance newly obtained during charging is stored for update in the memory every time charge/discharge is repeated.
メモリには予め製造工程の段階で測定された各電池セルの初期状態における内部インピーダンスの値が記憶されており、充放電が繰り返される毎に、充電時に得た新たな内部インピーダンスをメモリに記憶して更新する。 - 特許庁 - The interface circuit 4 performs an access operation at prescribed access timing which is prescribed in the memory 3, the first CPU 1 and the second CPU 2 perform access operations at timing equal to or faster than double of the prescribed access timing which is prescribed in the memory 3.
インターフェース回路４は、メモリ３で規定されている規定アクセスタイミングでアクセス動作を行い、第１のＣＰＵ１および第２のＣＰＵ２は、メモリ３で規定されている規定アクセスタイミングの２倍以上のタイミングでアクセス動作を行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
