「pattern electrode」を含む例文一覧(3276)
＜前へ 1 2 .... 15 16 17 18 19 20 21 22 23 .... 65 66 次へ＞- Input terminals of the liquid crystal display device and the electrostatic protection circuit pattern are arranged, so as to face an electrode exposure part of a copper foil wiring pattern formed in an FPC.
ＦＰＣに形成した銅箔配線パターンの電極露出部に対向するように、液晶表示装置の入力端子、及び静電保護回路パターンを配置する。 - 特許庁 - The electric discharge suppressing pattern 37 covers the insulation substrate 29 not to expose the insulation substrate 29 in the region between the electrode pattern 30 for the terminal and the insulation film layer 36.
放電抑制パターン３７は、端子用電極パターン３０と絶縁被膜層３６との間の領域において絶縁基板２９を露出しないように覆っている。 - 特許庁 - To provide a wiring substrate which has the high reliability of stick strength of an electrode pad and wiring pattern even if a gap in a wiring pattern becomes narrow, and to provide its manufacturing method.
配線パターンが狭ギャップになっても電極パッド及び配線パターンの貼り付け強度の信頼性の高い配線基板及びその製造方法を提供することにある。 - 特許庁 - In the transparent electrode pattern part, a plurality of pores are formed apart from one another randomly, and in the transparent insulation pattern part, a plurality of islands are formed apart from one another randomly.
透明電極パターン部には、複数の孔部が離間してランダムに形成され、透明絶縁パターン部には、複数の島部が離間してランダムに形成されている。 - 特許庁 - When a finger of an operator approaches the detecting electrode 2, the backlight 6 is first switched on at a first pattern and the light transmission pattern 3a looms up on a surface 1a of a design plate 1.
検知電極２に操作者の指が近づくと、まずバックライト６が第１のパターンで点灯され、意匠板１の表面１ａに光透過パターン３ａを浮かび上がる。 - 特許庁 - A plastic sheet metal 10 in which a first partition 50 having an array pattern and a second partition 20 having the common electrode pattern are formed is folded in two.
アレイパターンを有する第１区画５０とコモン電極パターンを有する第２区画２０とを形成したプラスチック薄板１０を２つ折りすることによって形成する。 - 特許庁 - The electrode 13 and a center section of the wiring pattern 15 are connected through through-holes 191, 192 to a connection pattern 17 formed on the rear-face side of the ceramic substrate 11, respectively.
電極１３と配線パターン１５の中央部分とはセラミック基板１１の裏面側に形成された接続パターン１７とをスルーホール１９１，１９２を介して接続する。 - 特許庁 - The electrode 12 and a center section of the wiring pattern 14 are connected through through-holes 181, 182 to a connection pattern 16 formed on a rear-face side of the ceramic substrate 11, respectively.
電極１２と配線パターン１４の中央部分とはセラミック基板１１の裏面側に形成された接続パターン１６とをスルーホール１８１，１８２を介して接続する。 - 特許庁 - Ends of the N-type pattern 3 and the P-type pattern 4 are joined to each other on the surface of the substrate 10, and a protrusion 5 serving as a discharge electrode is formed at the joined section.
基板１０の表面上にてＮ型パターン３とＰ型パターン４の端部同士を接合させ、この接合部分に、放電電極となる突出部５を形成する。 - 特許庁 - Consequently, a difference in thickness between the end part of the silver paste pattern in the width direction and around the center of the silver paste pattern becomes small, and the shrinkage stress of the bus bar electrode is greatly reduced.
これにより、銀ペーストパターンの幅方向の端部と中央付近とで厚みの差が小さくなって、バスバー電極の収縮応力が大幅に低減される。 - 特許庁 - To provide a manufacturing method of a plasma display capable of simultaneously baking an electrode pattern, a dielectric paste coating film, and a partition pattern, without defects of breaking of wire, crack or the like.
断線や亀裂などの欠陥なく、電極パターン、誘電体ペースト塗布膜、隔壁パターンを同時焼成することができるプラズマディスプレイの製造方法を提供する。 - 特許庁 - To stably manufacture a semiconductor device by measuring the size of a gate electrode on the activation region of a circuit pattern or a QC pattern, with high accuracy in a size inspection stage.
寸法検査工程において、回路パターンまたはＱＣパターンの活性化領域上のゲート電極寸法を高精度に計測し、半導体装置を安定して製造する。 - 特許庁 - Furthermore, by baking the resist pattern, gas is discharged from the resist pattern and an electrode material is formed on the substrate at a temperature lower than the baking temperature.
さらに、このレジストパターンをベーキングすることによってレジストパターンからガスを放出させておき、このベーキング温度よりも低い温度で基板上に電極材料を成膜する。 - 特許庁 - The pattern exposure plane of the electrode pad PAD is configured, while having a rugged form by being reflected with a rugged pattern 101 formed on a layer insulating film 10 of the lower layer.
電極パッドＰＡＤのパターン露出面が、下層の層間絶縁膜１０に形成された凹凸パターン１０１を反映して凹凸形状を有して構成されている。 - 特許庁 - Next, a resonator including a lower electrode layer 104, an upper electrode layer 106 facing the lower electrode layer 104, and a piezoelectric thin film 105 positioned between the lower electrode layer 104 and the upper electrode layer 106 is formed to be laid above an island portion surrounded with the cavity pattern layer 102 and the portion of the cavity pattern layer 102 surrounding the island portion.
つぎに、前記空洞雛型層１０２で囲まれた島部分の上と前記島部分を囲む空洞雛型層１０２の部分の上とに横たわるように、下部電極層１０４と、下部電極層１０４に対向する上部電極層１０６と、下部電極層１０４と上部電極層１０６との間に位置する圧電体薄膜１０５とを含んだ共振器を形成する。 - 特許庁 - On a substrate, solution containing fine particles is ejected with a growth action force of film boiling bubbles produced instantaneously to form a rectangular pattern or to form an electrode pattern by combining the rectangular patterns such that the corner part of the pattern is covered with a dot pattern.
基板上において、瞬時に発生させた膜沸騰気泡の成長作用力で微粒子含有溶液を噴射させて、矩形パターンもしくは矩形パターンの組み合わせにより構成される電極パターンのコーナー部をドットパターンにより被覆するように打ち込む。 - 特許庁 - The light emitting element 13 has a mounting surface including a first electrode 13np electrically connected to the first pattern 12-1 and a second electrode 13pp electrically connected to a second pattern 12-2.
発光素子１３は、第１のパターン１２−１に電気的に接続された第１の電極１３ｎｐと、第２のパターン１２−２に電気的に接続された第２の電極１３ｐｐとが形成された実装面Ｍを有している。 - 特許庁 - The layout of a P-type electrode and an N-type electrode and the shape of a light emitting surface are newly designed, by which the problem of a center recess in the far field beam pattern of a gallium nitride light emitting diode can be solved.
本発明は、Ｐ型電極とＮ型電極の配置方式及び発光面の形状を新たに設計することにより、窒化ガリウム系発光ダイオードの遠場光束図案（farfield beam pattern）の中央凹みの問題を改善する。 - 特許庁 - The one main electrode of the semiconductor chip 20 is connected and fixed to the first wiring pattern by a conductive material 18, and the other main electrode of the semiconductor chip 20 is connected and fixed to the second wiring pattern by the conductive material 18.
半導体チップの一方の主電極と第１配線パターンを、導電性の材料１８で接続固定し、半導体チップ２０の他方の主電極と第２配線パターンを、導電性の材料１８で接続固定する。 - 特許庁 - The organic EL layer 20 and the second electrode pattern 22, and the separator 18, are separated by the protective layer 24 by arranging the protective layer 24 between the organic EL layer 20 and the second electrode pattern 22, and the separator 18.
有機ＥＬ層２０及び第２電極パターン２２と分離体１８との間に保護層２４が配置されることにより、有機ＥＬ層２０及び第２電極パターン２２と分離体１８とが保護層２４によって隔離されている。 - 特許庁 - The respective conductive particles 4b between a counter electrode pattern E0 and the diaphragm 1 are brought into contact with the counter electrode pattern E0 and diaphragm 1, and an interval between the underside surface of the piezoelectric ceramic substrate and the diaphragm 1 is determined.
対向電極パターンＥ0とダイアフラム１との間に位置する導電性粒子４ｂのそれぞれを対向電極パターンＥ0及びダイアフラム１と接触させて圧電セラミックス基板の裏面とダイアフラム１との間隔寸法を定める。 - 特許庁 - Accordingly, the capping layer of capping the second metal pattern and the common electrode are formed by using the first transparent conductive layer, so that a short between the second metal pattern and the common electrode adjacent to each other may be prevented.
これによって、第２金属パターンをキャッピングするキャッピング層と共通電極を第１透明導電層で形成することにより、互いに隣接した第２金属パターンと共通電極間のショート不良を防止することができる。 - 特許庁 - In the method of manufacturing the spherical surface acoustic wave element, positive resist is exposed such that the cord electrode pattern is an unexposed portion, and then exposed such that an area including the cord electrode pattern is an unexposed portion.
本発明の球状弾性表面波素子の製造方法は、ポジ型レジストに対し、すだれ状電極パターンを非露光部とする露光を行った後、すだれ状電極パターンを包括する領域を非露光部とする露光を行う。 - 特許庁 - In a ceramic chip carrier 1 mounting a semiconductor light receiving element 4, a gap 5 is made between the p electrode pattern 2 and the n electrode pattern 3 of the semiconductor light receiving element 4 in order to reduce the parasitic capacitance.
半導体受光素子４が搭載されたセラミックチップキャリア１において、半導体受光素子４のｐ極の電極パターン２とｎ極の電極パターン３との間に寄生容量の低減を目的とした間隙５を形成する。 - 特許庁 - The insulating plate 63 is provided with a ridge part 71 projecting from an electrode pattern 68 and the ridge part 71 abuts on the surface of the workpiece in forming the groove and secures the fine clearance for electrolyte between the electrode pattern 68 and the workpiece.
絶縁プレート６３は電極パターン６８より突出する畝部７１を有し、畝部７１は溝形成時に被加工物の表面に当接して電極パターン６８と被加工物との間に電解液用の微少間隙を確保する。 - 特許庁 - The first dielectric film 13 is stacked in the lower electrode 12 and is constituted of a ferroelectric pattern having a processing edge face 13a which practically coincides with a processing edge face 12a of a conductor pattern constituting the lower electrode 12.
第１の誘電膜１３は、下部電極１２に積層され、下部電極１２を構成する導電体パターンの加工端面１２ａと実質的に一致する加工端面１３ａを有する強誘電体パターンにより構成される。 - 特許庁 - An antistatic mold 11 having a low conductivity is stuck to the outer peripheral part of the sealant 2 so as to traverse a wiring pattern connecting a first electrode 6a and a terminal 7a and a wiring pattern connecting a second electrode 6b and a terminal 7b.
第１電極６ａと端子７ａをつなぐ配線のパターン及び第２電極６ｂと端子７ｂをつなぐ配線パターンを横切るように、シール材２の外周部分に弱導電性の帯電防止モールド１１を付着させる。 - 特許庁 - To provide a ceramic package type optical module in which an FG electrode pattern and an SG electrode pattern provided on a multi-layer ceramic substrate configuring side walls of the ceramic package module, are electrically and effectively isolated each other and which can be made small-sized.
セラミックパッケージの側壁を構成する多層セラミック基板に設けられたＦＧ電極パターンとＳＧ電極パターンとが電気的に効果的に絶縁された、小型化が可能なセラミックパッケージ型の光モジュールを提供する。 - 特許庁 - The secondary laminate 4a is preliminarily cut parallel at two or more parts so that the end part of the first internal electrode pattern 12a and the end part of the second internal electrode pattern 13a may be exposed in a matrix form and the preliminary cut laminate is obtained.
第１内部電極パターン１２ａの端部及び第２内部電極パターン１３ａの端部が行列状に露出するように、二次積層体４ａを複数箇所で平行に予備切断し、予備切断積層体を得る。 - 特許庁 - A phase shift mask in which a phase of a transmitted light through one electrode pattern is inverted to a phase of a transmitted light through the other electrode pattern is used as a reticle for forming the reproducing track width of the magnetic head of the magnetic disk device to form ≤0.25μm track width.
磁気ディスク装置の磁気ヘッドの再生トラック幅を形成するためのレチクルに、一方の電極パターンの透過光の位相が他方の透過光の位相と反転する位相シフトマスクを用い、0.25μｍ以下のトラック幅を形成する。 - 特許庁 - The first external electrode 41 is connected electrically with the pattern of the coil-conductor 33 through via-hole conductors 17-20, and the second external electrode 42 is connected electrically with the pattern of the coil-conductor 40 through via-hole conductors 28-32.
第１外部電極４１はビアホール導体１７〜２０を介してコイル導体パターン３３が電気的に接続され、第２外部電極４２はビアホール導体２８〜３２を介してコイル導体パターン４０が電気的に接続されている。 - 特許庁 - A photo mask is formed where a diffraction grating pattern or an auxiliary pattern is arranged having a light intensity reduction function comprising a translucent film, or a complicated gate electrode is formed by applying a reticle to a photolithographic process for forming a gate electrode.
回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルをゲート電極形成用のフォトリソグラフィ工程に適用して複雑なゲート電極を形成する。 - 特許庁 - The dielectric antenna part 1 has an electrode pattern 11 formed on a dielectric 10 and the electrode pattern 11 is connected to the feed point of the plane antenna part 21 to feed the plane antenna 21 through the dielectric antenna part 1.
誘電体アンテナ部１は、誘電体１０上に電極パターン１１が形成され、この電極パターン１１が平板アンテナ部２１の給電点に接続され、誘電体アンテナ部１を介して平板アンテナ部２１へ給電が行われる。 - 特許庁 - The wiring circuit board has an emitter pattern connected to the emitter of the power semiconductor element and a gate pattern connected to the gate of the power semiconductor element, the gate pattern having an induction causing pattern extending in parallel to a direction where the current of the main electrode terminal flows while not shielded by the emitter pattern.
そして、該配線回路基板は、パワー半導体素子のエミッタに接続されるエミッタパターンと、パワー半導体素子のゲートに接続されるゲートパターンとを備え、該ゲートパターンは、該エミッタパターンによりシールドされず該主電極端子の電流の流れる方向と平行方向に伸びる誘導発生用パターンとを有する。 - 特許庁 - In the case of forming a lower electrode of a wire or a non-linear element by a tantalum pattern 13x containing nitrogen, a nitrogen-contained resist pattern 60 having an inverted pattern of the tantalum pattern is formed on a substrate 20x in a resist pattern formation process, and then a tantalum film 13 is formed on the substrate 20x in a film formation process.
配線や非線形素子の下電極を窒素含有のタンタルパターン１３ｘにより形成するにあたって、レジストパターン形成工程において、タンタルパターンの反転パターンを有する窒素含有のレジストパターン６０を基板２０ｘ上に形成した後、成膜工程において、基板２０ｘ上にタンタル膜１３を成膜する。 - 特許庁 - This semiconductor capacitance element has a structure, where an upper electrode 104 is formed on a lower electrode 102 at the center thereof where is not overlapped on the peripheral portion of the lower electrode 102 and that a residue pattern 105 consisting of the upper electrode forming film is provided separated from the upper electrode 104 on the peripheral portion of the lower electrode 102, overlapping with the peripheral portion of the lower electrode 102.
下部電極１０２上で、かつ下部電極１０２の周辺部とオーバーラップしない下部電極１０２の中央部上に上部電極１０４を有し、また、下部電極１０２の周辺部とオーバーラップする下部電極１０２の周辺部上に、上部電極１０４とは分離して、上部電極形成膜からなる残さ防止パターン１０５を有した構造とする。 - 特許庁 - A coating head 5 having a plurality of nozzle holes 11 for discharging a coating solution, or a material to form an electrode, is used to draw an electrode pattern under a liquid sending pump pressure.
電極材料となる塗布溶液を吐出する複数のノズル孔１１を備えた塗布ヘッド５を用い、送液用ポンプ圧で電極パターンの描画を行うものである。 - 特許庁 - The electrode 43 is disposed so as to face a pressure chamber 10 and a trimmed pattern 43a is formed on the electrode 43 at a portion facing a roughly central portion of the pressure chamber 10.
電極４３は圧力室１０と対向するように配置されており、圧力室１０の略中央部と対向する部分に抜きパターン４３ａが形成されている。 - 特許庁 - To provide a solar cell module for improving a power collection efficiency of a collection electrode by simplifying a pattern of the collection electrode and a wiring material.
収集電極及び配線材のパターンを簡易にしながら、収集電極の集電効率を向上することを可能とする太陽電池モジュールを提供する。 - 特許庁 - The side face electrode 6 is formed by forming a thin metallic film 32 having an electrode pattern of a predetermined pitch, and thereafter depositing a plating layer on the surface of the thin metallic film 32.
側面電極６は、所定ピッチの電極パターンを有する金属薄膜３２を形成し、その後、金属薄膜３２の表面にメッキ層を堆積して形成される。 - 特許庁 - After covering a metallic electrode material, a lift-off using a contact pattern formed on an intermediate insulation film 22p and a first resist 20p is used to process a metallic electrode.
金属電極材料を成膜した後、中間絶縁膜２２ｐ及び第１レジスト２０ｐに形成されたコンタクトパターンを用いたリフトオフにより金属電極を加工する。 - 特許庁 - Front and back side walls of a package body 20 are provided with electrode pads 4a and 4b, and each of the electrode pads 4a and 4b and a wiring pattern of the substrate 10 are joined by soldering.
パッケージ本体２０の前後の側壁には、電極パッド４ａ、４ｂが設けられ、各電極パッド４ａ、４ｂと基板１０の配線パターンはハンダにより接合される。 - 特許庁 - A wiring pattern 5 which is connected to the first electrode 2 and the second electrode 4 is formed on the first substrate 1, and a circular polarizing plate 8 is installed on the other face side.
第１基板１には、さらに第１電極２および第２電極４と接続される配線パターン５が形成され、他面側に円偏光板８が設けられている。 - 特許庁 - Also, when forming the discharge electrode 1 by a conductive material, an insulating film is provided on the surface of the discharge electrode 1, and the circuit pattern 3 is formed on the insulating film.
また、放電電極１を導電性材料で形成する場合には、該放電電極１の表面に絶縁膜を設け、該絶縁膜上に回路パターン３を形成する。 - 特許庁 - The positive and negative electrode terminals of the electrode pattern 12 are connected to a joint box 17 through lead wires 15 and 16 and connected to an indoor wiring through the joint box 17.
電極パターン１２の正負電極端子をリード線１５，１６を介してジョイントボックス１７に接続し，このジョイントボックス１７を介して屋内配線に接続される。 - 特許庁 - A negative-electrode active material layer having an uneven pattern is formed on a surface of a copper foil as a negative-electrode current collector by applying application liquid by a nozzle-scan coating method (a step S102).
負極集電体たる銅箔表面に対し、ノズルスキャン法により塗布液を塗布して凹凸パターンを有する負極活物質層を形成する（ステップＳ１０２）。 - 特許庁 - To prevent damage to an oxide film for an storage electrode and a bridge phenomenon between contacts by using a hard mask layer pattern and increasing the surface area of a storage electrode region.
ハードマスク層パターンを利用して格納電極領域の表面積を増加させ、格納電極用の酸化膜の損傷、及びコンタクト間のブリッジ現象を防止する。 - 特許庁 - Then, an upper part surface of the flattening ferroelectric film for fully filling the space between the electrode patterns is substantially aligned with the upper part surface of the electrode pattern.
このとき、下部電極パターンの間の空間を満たす平坦化用強誘電膜の上部表面は下部電極パターンの上部表面と実質的に整列される。 - 特許庁 - To provide a manufacturing method of a semiconductor device having a fine gate electrode, while suppressing the difference in dimensions and difference in shapes, regardless of the density of an electrode pattern.
電極パターンの疎密の程度に関わらず、寸法差や形状差を抑制して微細なゲート電極を備えた半導体装置の製造方法を提供する。 - 特許庁 - This is carried in a thermostatic oven, and the mixing paste is hardened, and each electrode of the semiconductor light emitting element is electrically connected through wire bonding to the electrode pattern.
これを恒温槽に搬入し混入ペーストを硬化させ、半導体発光素子の各電極と電極パターンとの間をワイヤボンディングにより電気的に接続する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
