「pattern electrode」を含む例文一覧(3276)
＜前へ 1 2 .... 18 19 20 21 22 23 24 25 26 .... 65 66 次へ＞- A color filter film 16 is provided on the front side substrate 8 at the part where the electrode pattern 4 is not provided and a color filter film 15 is provided on the rear side substrate 1 at least at the part where the electrode pattern 3 is provided.
そして、フロント側基板２の電極パターン４が設けられない部分にカラーフィルタ膜１６が設けられ、リア側基板１の少なくとも電極パターン３が設けられた部分にカラーフィルタ膜１５が設けられることにより構成されている。 - 特許庁 - An ultraviolet-absorbing thin-film pattern 2 is formed on a substrate 1, a transparent electrode layer 3 is formed on the substrate 1 and the ultraviolet-absorbing thin-film pattern 2, and ultraviolet laser beams 8 are irradiated on the transparent electrode layer 3.
基体１上に紫外光吸収性の薄膜パターン２を形成し、該基体１および紫外光吸収性の薄膜パターン２上に透明電極層３を形成し、透明電極層３に紫外レーザ光８を照射する。 - 特許庁 - The transparent substrate 16 has an empty space 30 having no electrode pattern 20 formed on its surface corresponding to the dividing position of a transparent substrate 14 and so that no chip 36 does not touch the electrode pattern 20 when the substrate 14 is divided.
透明基板１６には、その分断した破片３６が電極パターン２０に当らないように、透明基板１４の分断位置に対応する透明基板１６の面上に、電極パターン２０を形成せずに空白部３０を設けている。 - 特許庁 - To obtain a paste composition used to form an electrode and wiring of a flat panel display, a member of an advanced mounting material, a solar cell and the like, a pattern forming method using the composition, and a method of manufacturing an electrode using the pattern forming method.
フラットパネルディスプレイ、高度実装材料の部材および太陽電池などの電極や配線の形成に用いられるペースト組成物、該組成物を用いたパターン形成方法ならびに該パターン形成方法を用いた電極の製造方法を得る。 - 特許庁 - To provide a method by which an electrode pattern comprising a conductive film is formed on a substrate even if a developing solution used is a weak alkaline aqueous solution, and to form a practicable electrode pattern on a substrate having a ZnO-based film as a conductive film.
現像液が弱アルカリ水溶液であっても、基板上に導電膜からなる電極パターンを形成できる方法を提供し、導電膜としてＺｎＯ系膜を有する基板上に実用可能な電極パターンを形成すること。 - 特許庁 - The cavity part corresponding mask region MRC and the cavity part electrode pattern are aligned to be subjected to screen-print, and the flat part-corresponding mask region MRF and the flat part electrode pattern are aligned to be subjected to the screen-print.
キャビティ部対応マスク領域ＭＲＣとキャビティ部電極パターンとの位置合わせを行ってスクリーン印刷を施すとともに、フラット部対応マスク領域ＭＲＦとフラット部電極パターンとの位置合わせを行ってスクリーン印刷を施す。 - 特許庁 - A post electrode connected with the second wiring pattern of a post electrode component with wiring integrally connected by a second support plate is fixed altogether and electrically connected at the prescribed position of the first wiring pattern formed on the first support plate.
第２の支持板により一体に連結されている配線付ポスト電極部品の第２の配線パターンと接続されたポスト電極を、第１の支持板に形成した第１の配線パターンの所定の位置に、一括して固定しかつ電気的に接続する。 - 特許庁 - When the mating contact probe is inserted, the movable contact member 20 rotates and slides to separate the signal switching electrode pattern formed at the bottom surface of the movable contact point member 20 from an electrode pattern 34 for connection and disconnection, and the signal path is switched.
相手側コンタクトプローブの装着と共に、可動接点部材２０が回転摺動して可動接点部材２０の底面２２に形成された信号切換用電極パターンが接離用電極パターン３４から解離し、信号経路が切り換わる。 - 特許庁 - After a positive photosensitive film pattern is formed at the upper part of the gate electrode of the insulating layer, an organic semiconductor and an insulator are formed at the upper part of the gate electrode by etching the organic semiconductor layer and the insulating layer, using the photosensitive film pattern as an etching mask.
また、絶縁層のゲート電極上部に陽性の感光膜パターンを形成した後、感光膜パターンをエッチングマスクとして有機半導体層と絶縁層をエッチングしてゲート電極の上部に有機半導体と絶縁体を形成する。 - 特許庁 - Also, a third conductive pattern 4 is electrically connected to the back surface electrode of the light emitting element 10 through a gold ball 12, and a fourth conductive pattern 5 is electrically connected to the back surface electrode of the bisected light receiving element 11 through the gold ball 13.
また、発光素子１０の裏面電極に金ボール１２を介して第３の導電パターン４を電気接続すると共に、二分割受光素子１１の裏面電極に金ボール１３を介して第４の導電パターン５を電気接続する。 - 特許庁 - The step 3 for curing the address electrode pattern repeats a step for irradiating the address electrode pattern with UV-rays while conveying the rear glass substrate, and a step for subsequently cooling the region of the rear glass substrate irradiated with UV-rays at least twice.
アドレス電極パターンをキュアするステップ３は、背面ガラス基板を搬送しつつアドレス電極パターンに紫外線を照射するステップと、その後、背面ガラス基板の紫外線が照射された領域を冷却するステップとを少なくとも２回繰り返す。 - 特許庁 - To increase the number of pins of flip-chip packaging, improve initial junction properties, and improve reliability by securing the sufficient position deviation tolerance of a wiring pattern to the position variation of a projecting electrode in the ultrasonic junction between the projecting electrode and the wiring pattern.
突起型電極、配線パターン間の超音波接合において、突起型電極の位置変動に対する配線パターンの十分な位置ずれ許容範囲を確保し、フリップチップ実装の多ピン化、初期接合性及び信頼性の向上を図る。 - 特許庁 - The electrode pattern is raised-printed on a roughened glass substrate with a conductor ink including an electroconductive powder and at least a bakingly removable organic component by an offset printing and then baked in order to form the electrode pattern.
粗面化したガラス基板上に導電性粉体と焼成除去可能な有機成分を少なくとも含有する導体インキを用いて基板上にオフセット印刷により電極パターンを厚盛り印刷した後に焼成して電極パターンを形成する。 - 特許庁 - An electrode pattern 5 having a specified shape is formed beforehand on the curved surface of a pad 1 with a curved surface by using a flat screen plate, and the electrode pattern 5 is transferred onto the surface of a nearly rectangular electronic part 7.
曲面を有するパッド１の前記曲面に、平板のスクリーン版を用いてあらかじめ所定の形状の電極パターン５を形成し、この電極パターン５を略直方体形状の電子部品７の表面に転写する構成とした。 - 特許庁 - To provide a capacitance type touch panel for improving operability by preventing the mesh structure of an electrode pattern and a dummy pattern from being made conspicuous, and making it easy to visualize display information.
電極パターン、ダミーパターンのメッシュ構造が目立たなくなり、表示情報が視認し易くなり、操作性の向上を図ることができる静電容量型タッチパネルを提供する。 - 特許庁 - Further, the gate electrode is formed with a linear mask pattern, so that a sufficient overlapping margin can be obtained as compared with a conventional contact or bar pattern.
また、ライン形態のマスクパターンを利用してゲート電極を形成することによって、従来のコンタクト形態やバー形態のパターンに比べてオーバーラップマージンを十分に確保することができる。 - 特許庁 - A space between the ground pattern and the stab or the coupling electrode has a small relative dielectric constant, thereby preventing electrostatic coupling or field coupling even when the ground pattern is formed on the surface.
グランドパターンとスタブ若しくは結合用電極との間は、比誘電率が小さい空間となるので、グランドパターンを表面に形成しても静電結合若しくは電界結合しない。 - 特許庁 - An amount of the wiring material ink 3 which is dropped to the trench 4 is determined so that the film thickness of the thin film which becomes the gate wiring pattern 80 and the gate electrode section pattern 80a may be satisfied.
溝４に滴下する配線材料インク３の量は、ゲート配線パターン８０とゲート電極部パターン８０aとなる薄膜の膜厚を満足する量になるように決める。 - 特許庁 - The stress generating pattern can apply stress to a channel region, defined in the first semiconductor pattern underneath the gate electrode, thereby causing the mobility of the carriers to increase.
前記応力発生パターンは前記ゲート電極の下部の第１半導体パターンに定義されるチャンネル領域に応力を加えて、これによってキャリアの移動度を増加させることができる。 - 特許庁 - A wiring material ink 3 is dropped from a nozzle of an ink jet device to a trench 4 which is formed in the line of a gate wiring pattern 80 and an electrode section pattern 80a formed on the substrate.
基板に形成したゲート配線パターン８０とゲート電極部パターン８０aに倣って形成された溝４にインクジェット装置のノズルから配線材料インク３を滴下する。 - 特許庁 - An LED chip 44 is mounted in the through-hole on a pattern 46 of the first substrate 42 and connected to an electrode 45b with an Au wire 47 via a pattern 48.
貫通溝内における第１基板４２のパターン４６上には、ＬＥＤチップ４４がマウントされ、Ａuワイヤ４７によってパターン４８を介して電極４５bに接続されている。 - 特許庁 - To prevent size valuation due to difference in a mask pattern layout when a linear pattern of a gate electrode/wiring or metal-wiring of a MOS transistor.
ＭＯＳ型トランジスタのゲート電極・配線又はメタル配線等のライン状パターンを形成するときに、マスクパターンレイアウトの違いに起因して寸法ばらつきが生じることを防止する。 - 特許庁 - The LWR is thereby reduced without the resist pattern 6a getting so much narrow, which reduces the recess and protrusion of patterns 4a and 5a and a gate electrode pattern 3a compared with the conventional one.
したがって、レジストパターン６ａはあまり細くならずに、ＬＷＲが低減され、パターン４ａ・５ａおよびゲート電極パターン３ａの凹凸が従来に比べ改善される。 - 特許庁 - An end of the wiring pattern 12A on a side connected with the second electrode pattern 22 has an inverse tapered shape wherein an angle with the surface of the transparent substrate 10 exceeds 90°.
配線パターン１２Ａのうち第２電極パターン２２と接続される側の端部は、透明基板１０の表面に対する角度が９０°を超える逆テーパ形状となっている。 - 特許庁 - To provide a method for forming electrodes with a prescribed pattern to at least a side face of a vibrator and forming an electrode pattern with high accuracy even when the vibrator is downsized.
振動子の少なくとも側面に所定パターンの電極を形成する方法であって、振動子を小型化しても高精度で電極パターンを形成する方法を提供する。 - 特許庁 - In the parallel resonance circuit 2, a surface-mounted type antenna 4 is connected in parallel with a parallel radiation electrode pattern 3, formed in a pattern in the region 201a.
並列共振回路２は、非グランド領域２０１ａ内にパターン形成された並列放射電極パターン３に、表面実装型アンテナ部品４を並列に接続したものである。 - 特許庁 - A protective film 7, covering the second wiring layer 6 and having openings 8a and 8b on the electrode pattern 6a and a coating pattern 6b, is formed on the second wiring layer 6.
第２の配線層６上には、第２の配線層６を覆うとともに、電極パターン６ａ上および被覆パターン６ｂ上に開口部８ａ、８ｂを有する保護膜７が形成されている。 - 特許庁 - The semiconductor device includes a substrate having a wiring pattern 30 including a plurality of leads, and the semiconductor chip mounted on the substrate so that the electrode 12 is opposed to the wiring pattern 30.
半導体装置は、複数のリードを含む配線パターン３０を有する基板と、電極１２が配線パターン３０と対向するように基板に搭載されてなる半導体チップとを有する。 - 特許庁 - An opaque conductive pattern 105 is formed so that the both sides are covered partially in parallel with the anode electrode, 104 and the opaque conductive pattern 105 is covered with an insulating film 106.
アノード電極１０４と平行に、その両側を部分的に覆うように不透明導電パターン１０５が形成され、不透明導電パターン１０５は絶縁膜１０６によって覆われる。 - 特許庁 - COPPER FOIL WITH NICKEL PATTERN LAYER FOR FORMING INTERNAL ELECTRODE OF MULTILAYER CERAMIC CAPACITOR, METHOD FOR MANUFACTURING MULTILAYER CERAMIC CAPACITOR USING THE COPPER FOIL WITH NICKEL PATTERN LAYER, AND MULTILAYER CERAMIC CAPACITOR
積層セラミックコンデンサの内部電極形成用のニッケルパターン層付銅箔及びそのニッケルパターン層付銅箔を用いた積層セラミックコンデンサの製造方法並びに積層セラミックコンデンサ - 特許庁 - To provide a method for printing an electrode pattern by an offset printing method which can form a printed pattern free from pinholes without generating the defective acceptance of a solid part in a silicone blanket.
シリコーンブランケットにおいてベタ部の受理不良を生ぜしめることなく、ピンホールのない印刷パターンの形成が可能なオフセット印刷法による電極パターンの印刷方法を提供する。 - 特許庁 - A pattern electrode 13 is provided on a semiconductor laminated body 11 in which a plurality of semiconductor layers including an active layer are laminated, and a plurality of grooves 15 for cleavage are formed by etching, parallel to the pattern electrode 13, and then a plurality of pattern electrodes 13 parallel to each other are formed.
活性層を含む複数の半導体層が積層された半導体積層体１１上に、パターン電極１３を設けて、このパターン電極１３に対して、それぞれが平行になった複数の劈開用溝部１５をエッチング処理によって形成して、相互に平行した複数のパターン電極１３を形成する。 - 特許庁 - In a formation process of an absorption layer pattern of the method of manufacturing the laminated feedthrough capacitor 1, precursors of a step absorption layer 22 for grounding and a step absorption layer 24 for grounding are formed on an electrode pattern 43 for grounding, and a precursor of a step absorption layer 32 for grounding is formed on an electrode pattern 44 for grounding.
積層貫通コンデンサ１の製造方法では、吸収層パターンの形成工程において、接地用電極パターン４３上に接地用段差吸収層２２及び接地用段差吸収層２４の前駆体を形成し、また、接地用電極パターン４４上に接地用段差吸収層３２の前駆体を形成する。 - 特許庁 - To synchronously and concurrently carry out work to laminate diffusion layers (second pattern 5) on a catalyst layer (first pattern 4) formed at a continuously sent electrolyte membrane of a web shape, and work to cut out a membrane electrode junction (joining pattern 1) formed by lamination, and improve the productivity of the membrane electrode junction 1.
連続的に送られるウエブ状の電解質膜に形成された触媒層（第１パターン４）に拡散層（第２パターン５）を積層する作業と、積層によって形成された膜電極接合体（接合パターン１）を切り出す作業とを、同期して同時に行えるようにし、膜電極接合体１の生産性を向上させる。 - 特許庁 - Around the antenna pattern 24 on the other side of the multilayer substrate 2, a first interdigital electrode 31 consisting of a metal film and connected electrically with the antenna pattern 24, and a second interdigital electrode 41 connected electrically with the ground pattern through a first through-hole 28 formed in the multilayer substrate 2 are formed.
多層基板２の他方の面におけるアンテナパターン２４の周囲には、アンテナパターン２４に対して電気的に接続された金属膜からなる第一櫛形電極３１と、多層基板２に形成された第一スルーホール２８を介してグラウンドパターンに対して電気的に接続された第二櫛形電極４１とが形成されている。 - 特許庁 - To provide a resist pattern which realizes expansion of an area, wherein the incidence quantity of film forming particles is made uniform, in an aperture part of the resist pattern and realizes reduction of an area wherein the incidence quantity is changed, to provide an electrode forming method using the resist pattern, and to provide electronic parts having an electrode formed by using them.
レジストパターンの開口部内において成膜粒子入射量が均一になる領域を広げ、入射量が変化する領域を少なくすることが可能なレジストパターン、該レジストパターンを用いた電極形成方法、及びそれらを用いて形成された電極を有する電子部品を提供する。 - 特許庁 - The gate pattern is formed by patterning a gate electrode pattern 57b covering the peripheral circuit region, a second gate interlayer insulating film 64b which is formed on the gate electrode pattern and thicker than the first gate interlayer insulating film 64a and a second conducting film 69 formed on the second gate interlayer insulating film.
又、ゲートパターンは周辺回路領域を覆うゲート電極パターン５７ｂ、ゲート電極パターンの上に形成され、第１ゲート層間絶縁膜６４ａより厚い第２ゲート層間絶縁膜６４ｂ、及び第２ゲート層間絶縁膜の上に形成された第２導電膜６９をパターニングして形成する。 - 特許庁 - The metal layer comprises a first and a second electrode pattern electrically connected to the first and the second lead frame; and a heat dissipation pattern insulated from at least one of the first and the second electrode pattern, and absorbing and dissipating heat generated from at least one of the base layer and the light emitting element package.
前記メタル層は、前記第１及び第２リードフレームと電気的に接続している第１及び第２電極パターンと、前記第１及び第２電極パターンの少なくとも一方と絶縁され、前記ベース層及び前記発光素子パッケージの少なくとも一つから発生した熱を吸収して放熱する放熱パターンとを備える。 - 特許庁 - The method for manufacturing the compound semiconductor device comprises the steps of acquiring a lower electrode resist pattern 21 of a T-shaped gate electrode, then forming a pattern shrink material 1 in thickness of 3,000 to 40,000 Å on the entire surface, diffusing an acid from the lower layer resist pattern 21 in the shrink material 1, and mixing and baking 7 to crosslink the shrink material 1.
図１（ロ）に示すように、Ｔ型ゲート電極の下部電極部レジストパタン２１を得た後、パタンシュリンク材１を３０００〜４０００オングストロームの膜厚で全面に形成して、下層レジストパタン２１からの酸をパタンシュリンク材１に拡散させ、パタンシュリンク材１が架橋するミキシングベーク７を行う。 - 特許庁 - The fabrication method of the thin film transistor includes the steps of: forming a gate electrode with a first mask; forming an active pattern and a photoresist pattern with a second mask; ashing the photoresist pattern based on a predetermined width of an etch stopper; forming the etch stopper by patterning an insulating layer underlying the ashed photoresist pattern; and forming a source electrode and a drain electrode with a third mask.
本発明による薄膜トランジスタの製造方法は、第１マスクでゲート電極を形成する段階と、第２マスクでアクティブパターンとフォトレジストパターンを形成する段階と、エッチストッパーの幅に対応する幅だけ前記フォトレジストパターンをアッシングする段階と、前記アッシングされたフォトレジストパターン下部の絶縁膜をパターニングしてエッチストッパーを形成する段階と、第３マスクでソース電極とドレイン電極を形成する段階と、を含むことを特徴とする。 - 特許庁 - The plasma display panel is manufactured, in such sequence processes that the electrode pattern is formed with an electrode paste, the dielectric paste coating film is formed with the dielectric paste, and the film is cured after the coating, the barrier rib pattern is formed with a barrier rib paste, and at least the electrode pattern, the dielectric paste coating film and the barrier rib pattern are baked all together.
また、電極ペーストにより電極パターンを形成する工程、誘電体ペーストにより誘電体ペースト塗布膜を形成する工程、隔壁ペーストにより隔壁パターンを形成する工程、および、少なくとも電極パターン、誘電体ペースト塗布膜および隔壁パターンを同時に焼成する工程をこの順に含み、かつ、誘電体ペースト塗布膜を形成する工程の後に、キュアを行う工程を含むプラズマディスプレイの製造方法である。 - 特許庁 - The p-side electrode 122 of the VCSEL 120 is connected to a transparent electrode 142, and the n-side electrode 124, exposed from the resin 150, is connected to a wiring pattern 144 on the glass substrate by a bonding wire 160.
ＶＣＳＥＬ１２０のｐ側電極１２２は、透明電極１４２に接続され、樹脂１５０によって露出されたｎ側電極１２４は、ボンディングワイヤ１６０によってガラス基板上の配線パターン１４４に接続される。 - 特許庁 - The AC current flowing through the pattern electrode 22 is made to flow through the full face electrode 24 via the 2nd dielectric layer 23, and returns to the return electrode 32 via the 2nd dielectric layer 23 and the 1st dielectric layer 21 in this order.
パターン電極２２に流れた交流電流は第２誘電体層２３を経由して全面電極２４に流れ、第２誘電体層２３及び第１誘電体層２１をこの順に経由して帰路電極３２に帰還する。 - 特許庁 - The method includes: a step of forming a thin film transistor and a connecting pattern connecting the drain electrode of the thin film transistor and a data line on a substrate of a liquid crystal display device; and a step of forming a pixel electrode connected to the drain electrode.
液晶表示装置の基板上に薄膜トランジスタ及びそのドレイン電極とデータラインとを接続する接続パターンを形成するステップと、該ドレイン電極と接続される画素電極を形成するステップを有する。 - 特許庁 - A recess 9 is formed at the substrate 1 side so that the step generated on the layer 5 at the edge of an electrode pattern may not be engaged with a connecting surface 6, a through hole 8 is opened at the position corresponding to the electrode 4, and an electrode 3 is provided.
電極パターンの縁の絶縁層５に生じる段差が接合面６にかからないように、ガラス基板１側にくぼみ９を形成し、電極４に対応する位置に貫通穴８をあけ電極３を設ける。 - 特許庁 - In the stacked electronic components, the electrical length of a connection electrode (via hole 11a) for connecting the pattern electrode 5a for a capacitor element 5 made in the inner layer part of a stack 3 with its surface electrode 14a is tuned up.
積層型電子部品において、積層体３の内層部分に形成されたコンデンサ素子５用のパターン電極５ａと表面電極１４ａ間を接続する接続電極（ビアホール１１ａ）の電気長を調節する。 - 特許庁 - A mounting board 10 is provided with: an electrode land 11 to which an electrode pad 21 of a mounting component 20 is solder connected; a conductor pattern 14 having a two-dimensional shape arranged on the periphery of the electrode land 11; and a sub land 12.
実装基板１０は、実装部品２０の電極パッド２１が半田接続される電極ランド１１と、この電極ランド１１の周囲に配置され二次元形状を有する導体パターン１４と、サブランド１２とを備える。 - 特許庁 - The first electrode 240 includes a conductive electrode substrate 242 and a conductive electrode projection part 244 formed on the substrate 242 by plating and having a pattern corresponding to the polarization-inverted area 110.
第１電極２４０は、導電性の電極用基板２４２と、電極用基板２４２上にメッキ法により形成されていて分極反転領域１１０に対応するパターンを有する導電性の電極用凸部２４４とを有する。 - 特許庁 - Moreover, a piezoelectric ceramics layer 14, sandwiched in between electrode layers 12 and 13, which form a pair of electrodes by connecting adjacent electrode layers that have the same pattern is polarized in the laminating direction by the electrode layers 12 and 13.
そして、同じパターンを有する隣り合う電極層を接続して、一対の電極部を形成し、電極層１２，１３に挟まれた圧電セラミックス層１４は、電極層１２，１３により積層方向に分極されるようにしている。 - 特許庁 - To fully secure a contact region between a source/base electrode and a source region/base region and the contact region between a gate electrode and a gate electrode contact pad thinning a pattern in a semiconductor device having a trench gate.
トレンチゲートを有する半導体装置におけるパターンの微細化に伴うソース・ベース電極とソース領域・ベース領域とのコンタクト面積およびゲート電極とゲート電極コンタクト用パッドとのコンタクト面積を十分に確保する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
