「pattern electrode」を含む例文一覧(3276)
＜前へ 1 2 .... 26 27 28 29 30 31 32 33 34 .... 65 66 次へ＞- Each connecting part 11 of more than one contact 10 is soldered and connected directly to more than one pattern electrode 120 of the printed circuit board 100.
複数のコンタクト１０それぞれの接続部１１を、プリント基板１００の複数のパターン電極１２０に直接、はんだ付け接続する。 - 特許庁 - Further, the electrode and the insulation layer can be made in a desired shape, since the mono-layer mask pattern can be controlled as desired in its shape.
また、単層マスクパターンは形状を任意に制御できるため、電極及び絶縁膜等を所望の形状に作成することが可能となる。 - 特許庁 - A capacitance forming electrode pattern is formed in a gate leader line forming region 31B of a first TAB block 50B-1.
静電容量形成用電極パターン６０が第１のＴＡＢブロック５０Ｂ−１のゲート引出し線形成領域３１Ｂに形成してある。 - 特許庁 - Further, the emitter electrode 12 is thermally connected to a heat radiation pattern 8 on the insulation substrate 2 by a metal wire 22 (thermal connection member).
さらに、エミッタ電極１２は、金属ワイヤ２２（熱的接続部材）により絶縁基板２上の放熱用パターン８に熱的に接続されている。 - 特許庁 - The grounding electrode 13 is mounted on a printed wiring board 16 and connected with a grounding (earth) pattern on the surface of the printed wiring board 16.
プリント配線基板１６上に搭載されて、接地電極１３はプリント配線基板１６の表面の接地（アース）パターンと接続される。 - 特許庁 - Thus, the radiation loss of the circuit pattern 5 can be prevented and the radiation electrode 3 can transmit or receive a radio wave excellently.
これにより、回路パターン５の放射損失を防止できるし、放射電極３は電波の送信あるいは受信を良好に行うことができる。 - 特許庁 - Subsequently, wiring 34 for connecting the electrode 14 and the wiring pattern 22 electrically at a temperature lower than the melting point of the solder material is formed.
ろう材の融点よりも低い温度で、電極１４と配線パターン２２とを電気的に接続する配線３４を形成すること、を含む。 - 特許庁 - A wave divider 61, which has a plurality of elastic surface wave filters 2 and 3, is provided on the first electrode pattern 14a on the surface side of a multilayer board.
弾性表面波フィルタ２、３を複数有する分波部６１を多層基板の表面側の第１電極パターン１４ａ上に設ける。 - 特許庁 - To suppress generation of a leak current in a semiconductor layer formed below an extending pattern of a source wiring and a drain electrode, etc., of a display device.
表示装置のソース配線、ドレイン電極の延在パターンなどの下に形成された半導体層におけるリーク電流の発生を抑制する。 - 特許庁 - An electrode region layout 70 is obtained which made up of the tiles 30 to 34 and an exclusive region where the other tiles are excluded according to a pattern rule.
当該タイル３０〜３４とパターンルールによって他のタイルが排除される排他領域とからなる電極領域レイアウト７０が得られる。 - 特許庁 - The wiring resistance can remarkably be reduced by using the bed electrode 122 made of a metallic film in the middle of the 2nd wiring pattern 12.
第２配線パターン１２の途中に金属膜からなる下地電極１２２を用いることにより、配線抵抗を大幅に小さくできる。 - 特許庁 - A metallic pattern made of aluminum (Al) containing 1% of copper (Cu) is corroded when dicing because of difference in the standard electrode potential between the aluminum and the copper.
１％の銅（Ｃｕ）を含むアルミニウム（Ａｌ）で形成された金属パターンは、標準電極電位の違いからダイシング時に腐食が生じる。 - 特許庁 - A second electrode 133 and a second conductive layer 131 of the two-terminal nonlinear element 14 are constructed with an integral one conduction pattern 139.
第２電極１３３と二端子型非線形素子１４の第２導電層１３１は一体の導電パターン１３９から構成されている。 - 特許庁 - In connection of a connection conductor pattern of an element electrode pad and a substrate of an electronic component element, a plurality of the fine wires are connected.
電子部品素子の素子電極パッドと基板の接続用導体パターンの接続において、複数のワイヤ細線を介して接続を行う。 - 特許庁 - The second electrode pattern 16 is provided with a pull-out part 17b pulled out to the first reference line L1 toward the second reference line L2.
第２の電極パターン１６は、第２の基準線Ｌ２に向かって第１の基準線Ｌ１まで引き出された引き出し部１７ｂを有する。 - 特許庁 - A material of the lower electrode center 5A is embedded into the pattern, and further a top insulating film 6A is embedded, and then the film to be etched is removed.
下部電極中心５Ａの材料をそのパターンに埋め込み、さらに頂部絶縁膜６Ａを埋め込んで被エッチング膜を除去する。 - 特許庁 - The four ceramic pieces are formed uneven to a staircase pattern and are mutually fitted, and are further adhered to the side surface of the projection of the lower electrode.
４個のセラミック片は階段状で段差になるように形成されて相互に契合し、さらに下部電極の凸部の側面に密着する。 - 特許庁 - In such a pattern, a body area is formed like a stripe parallel to the gate electrode.
本発明は、ゲート電極をストライプ状とし、ソース領域をはしご状に設けるパターンで、ボディ領域をゲート電極と平行にストライプ状に設ける。 - 特許庁 - A island-like film pattern 14a is formed on the surface of the positive electrode 12 exposed to an opening part H5 of the bank layer 13d.
これにより、バンク層１３ｄの開口部Ｈ５に露出した陽極１２の表面に島状の膜パターン１４ａを形成することができる。 - 特許庁 - Also, it is preferable that the lower wiring 22 is formed by the liquid phase film formation method and the electrode pattern 24 is formed by a gas phase film formation method.
また、下部配線２２は液相成膜法により成膜され、電極パターン２４は気相成膜法により成膜されるのが好ましい。 - 特許庁 - (b) Or a negative electrode 4 and a pattern of an electron injection blocking layer 10 are formed on a substrate 1 in a stripe form in a rectangular shape of cross section.
或いは基体１上には、陰極４および電子注入阻止層１０のパターンがストライプ状に断面矩形状に形成されている。 - 特許庁 - A thick film electrode 210 is arranged at a boundary between the piezoelectric/electrostriction layer 202 and a first wiring pattern 208A on the wiring board 110D.
配線基板１１０Ｄは、圧電／電歪層２０２と第１の配線パターン２０８Ａとの境界部分に厚膜電極２１０が配置される。 - 特許庁 - An insulation film 60, a gate film and a photo resist film are formed and a resist pattern for forming a gate electrode 70 is formed by the backside exposure, again.
更に、絶縁膜６０、ゲート膜、フォトレジスト膜を形成し、再度の裏面露光によりゲート電極７０形成用のレジストパターンを形成する。 - 特許庁 - A dummy electrode pattern 35 is formed on the surface of a mother substrate 30 faced to wiring 42 formed on a mother substrate 40.
母基板４０上に形成された配線４２と対向する母基板３０の表面上に、ダミー電極パターン３５が形成されている。 - 特許庁 - To significantly improve the reliability for continuity between a connect pin and an electrode pattern by adding glass beads or glass fibers in a molding agent.
モールディング剤中へガラスビーズ、又はガラスファイバーを添加することにより、コネクトピンと電極パターン間の導通信頼性を著しく向上させる。 - 特許庁 - A piezoelectric substrate 101 has an N-SPUDT characteristic, and surface acoustic wave is excited by forming an electrode pattern on the substrate 101.
１０１はＮ−ＳＰＵＤＴ特性をもつ圧電基板であり、この上に電極パターンを形成することにより弾性表面波が励起する。 - 特許庁 - To suppress formation of an Sn-rich AuSn compound on an interface when an Au bump electrode and a wiring pattern are joined together using Sn solder.
Ａｕバンプ電極と配線パターンをＳｎはんだで接合する際に、界面にＳｎリッチがＡｕＳｎ化合物が形成されるのを抑制する。 - 特許庁 - On a semiconductor substrate 1, an MIM type capacitive element is formed with an electrode formed with a metal pattern of comb shape of wirings M1-M5.
半導体基板１上に、配線Ｍ１〜Ｍ５の櫛型形状の金属パターンで電極を形成したＭＩＭ型の容量素子が形成される。 - 特許庁 - This can ensure a focus margin for exposure and easily form a resist mask pattern for forming the floating gate electrode 15.
これにより、フローティングゲート電極１５形成のためのレジストマスクパターンを形成する際に、露光時のフォーカスマージンを確保でき、容易に形成できる。 - 特許庁 - METAL-DISPERSED LIQUID, PRODUCTION METHOD THEREFOR, ELECTRODE FORMED BY USING THE SAME, WIRING PATTERN, PAINT FILM, AND DECORATIVE ARTICLE HAVING THE PAINT FILM FORMED THEREON
金属分散液及びその製造方法並びにそれを用いて形成した電極、配線パターン、塗膜、その塗膜を形成した装飾物品 - 特許庁 - To provide bonding structure of pattern electrode utilizing ultraviolet ray curing agent including ultraviolet ray and natural curing agent, and also to provide its bonding method.
紫外線及び自然硬化剤を含んだ紫外線硬化剤を利用したパターン電極のボンディング構造及びそのボンディング方法を提供する。 - 特許庁 - Resist 5 composed of resist 5a for forming a gate electrode and resist 5b for forming a dummy pattern is formed on the polycrystalline silicon film 4.
次に、多結晶シリコン膜４上にゲート電極形成用レジスト５ａとダミーパターン形成用レジスト５ｂとからなるレジスト５を形成する。 - 特許庁 - A first electrode pattern 106 (barrier metal) extends from both cell to the upper surface of an insulation film 103 between cells of a vertical type semiconductor device.
縦型半導体素子のセル（ｃｅｌｌ）間の絶縁膜１０３上にまで、両セルから第１の電極パターン１０６（バリアメタル）が延びている。 - 特許庁 - The stripe pattern 32 may be formed together with interdigital electrodes 12, 20 and also formed together with electrode pads 16, 24.
縞状パターン３２については、櫛形電極１２，２０とともに形成することもできるし、電極パッド１６，２４とともに形成することもできる。 - 特許庁 - Subsequently, the photoresist film 25 is exposed (process j) and the resist film 24 and the photoresist film 25 are removed except the part of the bump electrode pattern.
そして、前記フォトレジスト膜２５を露光（工程ｊ）してバンプ電極パターン以外の部分のレジスト膜２４及びフォトレジスト膜２５を除去する。 - 特許庁 - An insulating film 2 having ≤1.5 GPa elastic modulus is formed between the resin substrate 4 and the transparent electrode pattern consisting of an ITO film 3.
このとき樹脂基板４とＩＴＯ膜３からなる透明電極パターンの間に、弾性率が１．５ＧＰａ以下の絶縁膜２を形成する。 - 特許庁 - A contactor 17 having conductivity and flexibility is installed so as to cover an electrode pattern 16 formed on a dielectric substrate 15.
誘電体基板１５上に形成された電極パターン１６を覆うように、導電性及び柔軟性を有するコンタクタ１７を設ける。 - 特許庁 - The electrical part unit includes a resin molded wiring plate 2 having a wiring frame 1 resin-molded therein and a printed wiring board 4 having a pattern electrode 3.
配線フレーム１が樹脂モールドされてなる樹脂成形配線板２と、パターン電極３を有するプリント配線基板４とを備える。 - 特許庁 - Each metal trace 28 is between the metal osculation pad 26 and the metal electrode and has a fully roundish angle and a zigzag pattern.
夫々の金属製トレース２８は金属製接触パッド２６と金属製電極間にあって、十分に丸みのある角とジグザグパターンを有する。 - 特許庁 - To prevent moisture intruding from a pad electrode part from spreading over a wiring pattern surface, and to improve the reliability of a semiconductor module.
パッド電極部から浸入する水分が配線パターン表面を拡散するのを抑制し、半導体モジュールの信頼性を向上させる。 - 特許庁 - Among the two or more touch switches, the sum of the area of the detection electrode and the area of the metal pattern in each touch switch is substantially the same.
前記二以上のタッチスイッチは、それぞれの前記検出電極の面積および金属パターン２８の面積の和が、互いにほぼ等しい。 - 特許庁 - To accurately, safely and harmlessly pattern the upper face electrode of a field effect light-emitting device based on an org. polymer which can be used for a multicolored display.
多色ディスプレイに適用できる有機ポリマーをベースとした電界発光デバイスの上面電極を正確、安全、無害にパターン化する。 - 特許庁 - An etching mask is formed on the surface of a copper-plated laminate, a circuit pattern 5 is formed, and a mask position ascertaining electrode pattern 13 is formed so as to surround a region where the through-hole 11c is formed.
銅張積層板の表面にエッチング用マスクを形成して回路パターン５を形成するのと同時に、スルーホール１１ｃが形成されるべき領域を囲むようにマスク位置確認用電極パターン１３を形成する。 - 特許庁 - METHOD AND APPARATUS FOR FORMING PATTERN, METHOD FOR FORMING BUMP ELECTRODE, METHOD FOR FORMING WIRING PATTERN, METHOD FOR FORMING SPACER FOR LIQUID CRYSTAL DISPLAY UNIT, METHOD FOR FORMING SPACER FOR TOUCH PANEL AND METHOD FOR FORMING BARRIER FOR PLASMA DISPLAY PANEL
パターン形成方法、パターン形成装置、バンプ電極形成方法、配線パターン形成方法、液晶表示装置用スペーサ形成方法、タッチパネル用スペーサ形成方法、及び、プラズマディスプレイパネル用障壁形成方法 - 特許庁 - The track width can be reduced when making a mask pattern for the track width of a reproducing head, by using a mask pattern of a mono- layer resist to make an electrode and insulation layer by a liftoff method.
電極及び絶縁膜などをリフトオフ法によって形成する時にマスクパターンをレジストの単層パターンにすることにより、再生ヘッドのトラック幅形成用マスクパターン作成時に狭トラック化が対応可能となる。 - 特許庁 - A contact brought into contact with an electrode on a semiconductor device 200 is provided on a film substrate 70 and a line pattern on the film substrate 70 and a wiring pattern on a side of a tester board 101 are directly connected by pressure welding.
半導体デバイス２００の電極と接触させる接触子をフィルム基板７０上に設け、フィルム基板７０の線路パターンとテスタボード１０１側の配線パターンとを圧接により直接接続する。 - 特許庁 - The first terminal electrode 17 is connected to a feeding line formed on the printed board 20 and connected to a ground pattern formed on the printed board 20 through an inductance pattern formed on the printed board 20.
第１の端子電極１７は、プリント基板２０上に形成された給電ラインに接続されると共に、プリント基板２０上に形成されたインダクタンスパターンを介してプリント基板上のグランドパターンに接続されている。 - 特許庁 - To reduce undercut caused by wet etching and to improve the working precision at the time of forming a surface wave element aluminum vapor deposition film or aluminum alloy vapor deposition film electrode by applying lithography technology to a thin film formed on the film surface on a substrate and executing etching with the formed resist pattern and a thin film fine pattern as masks.
表面波素子、中でも表面波共振器電極形成プロセスでは、アルミニウム電極、アルミニウム蒸着膜厚が１μｍから２μｍで、線幅２μｍから５μｍに対して厚い。 - 特許庁 - Thus, Cu electrode can be formed precisely and with high production efficiency by patterning A1 easy to work and burying Cu in a part where the A1 pattern never exists and removing the A1 pattern.
このように、加工が容易なＡｌをパターニングし、Ａｌパターン２が存在しない部分にＣｕを埋め込んでＡｌパターン２を除去することで、高精度でかつ高い生産効率でＣｕ電極を形成することができる。 - 特許庁 - The photocurable composition can be applied on a front glass base plate, light-exposed to get a certain pattern, developed, and burned to form the black layer of a bus electrode in a PDP and the black pattern of a black matrix.
このような光硬化性組成物を前面ガラス基板上に塗布し、所定のパターンに露光し、現像、焼成することにより、ＰＤＰにおけるバス電極の黒層やブラックマトリックスの黒色パターンが形成される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
