「pattern layout」を含む例文一覧(715)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 14 15 次へ＞- The method also comprises the steps of then disposing the pattern information on the layout information (S17), and elongating or contracting the pattern information to match the shape of the layout information (S18).
次に、パターン情報を、レイアウト情報に配置し（Ｓ１７）、レイアウト情報の形状に合わせて伸縮する（Ｓ１８）。 - 特許庁 - PATTERN LAYOUT METHOD AND ITS APPARATUS FOR LIQUID CRYSTAL DISPLAY, AND RECORDING MEDIUM WITH PATTERN LAYOUT PROGRAM FOR LIQUID CRYSTAL DISPLAY RECORDED THEREON
液晶表示装置用パターンレイアウト方法、その装置および液晶表示装置用パターンレイアウトプログラムを記憶した記録媒体 - 特許庁 - Since the liquid crystal pattern layout can be matched to the electric signal, the pattern layout can be designed in a short time without almost making a mistake.
液晶用パターンレイアウトと電気信号を関連して対応できるため、短時間に間違えを生じにくく設計できる。 - 特許庁 - To accurately compute a critical area without depending upon a pattern layout in a method for verifying the semiconductor pattern layout.
本発明は、半導体パターンレイアウトの検証方法において、パターンレイアウトによらず、クリティカルエリアを正確に計算できるようにする。 - 特許庁 - To provide a device for correcting layout pattern data, with which a description of an OPC rule required for correcting the layout pattern data can be reduced.
レイアウトパターンデータ補正に必要とされるＯＰＣルールの記述を削減できるレイアウトパターンデータ補正装置を提供する。 - 特許庁 - To provide a pattern layout device for a liquid display device capable of performing a precise liquid crystal device pattern layout in a short time.
短時間に高精度な液晶表示装置用パターンレイアウトが可能な液晶表示装置用パターンレイアウト装置を提供する。 - 特許庁 - PATTERN LAYOUT METHOD FOR PHOTO-MASK FOR PATTERN TRANSFER AND METHOD OF MANUFACTURING PHOTO-MASK FOR PATTERN TRANSFER AND SEMICONDUCTOR DEVICE
パターン転写用フォトマスクのパターンレイアウト方法、パターン転写用フォトマスクおよび半導体装置の製造方法 - 特許庁 - The layout verification device extracts data required for layout verification 21 from semiconductor layout data 20, excluding the internal pattern of a macro cell.
検証装置は、マクロセルの内部パターンを除く半導体装置のレイアウトデータ２０からレイアウト検証２１に必要なデータを抽出する。 - 特許庁 - According to a plane coordinates system, first layout data that specify a layout of a circuit pattern 73 are obtained.
平面座標系に従って回路パターン７３のレイアウトを特定する第１レイアウトデータを取得する。 - 特許庁 - A layout processing means 261 arranges the dummy pattern which does not function as a circuit in layout design processing data.
レイアウト設計処理データに回路的に機能しないダミーパターンをレイアウト処理手段２６１が配置する。 - 特許庁 - To provide a layout pattern inspection device capable of easily observing a dangerous place caused by a design layout.
設計レイアウトに起因する危険箇所を容易に観察可能なレイアウトパターン検査装置を得ること。 - 特許庁 - METHOD, APPARATUS AND PROGRAM FOR PATTERN LAYOUT FOR LIQUID CRYSTAL DISPLAY DEVICE, AND METHOD, APPARATUS AND PROGRAM FOR COMPARING PATTERN LAYOUT FOR LIQUID CRYSTAL DISPLAY DEVICE
液晶表示装置用パターンレイアウト方法、液晶表示装置用パターンレイアウト比較方法、それらの装置、および、それらのプログラム - 特許庁 - METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND PRODUCTION PROGRAM OF LAYOUT PATTERN
半導体装置の製造方法およびレイアウトパターンの作成プログラム - 特許庁 - The mismatching part of layout pattern data before a change and layout pattern data after the change is extracted as a changed region in a step S12.
ステップＳ１２で変更前のレイアウトパタンデータと変更後のレイアウトパタンデータとの不一致部分を変更領域として抽出する。 - 特許庁 - A region comparison part 3 determines whether the layout pattern of the circuit substrate is overlapped on the layout pattern of the inspecting press board.
領域比較部３は、回路基板のレイアウトパターンと、検査用プレスボードのレイアウトパターンとの領域が重なるか否かの判定を行う。 - 特許庁 - The conversion system is configured to convert a requested device layout pattern into an input pattern file for the datapath hardware.
変換システムは、要求デバイスレイアウトパターンをデータパスハードウェアへの入力パターンファイルに変換する。 - 特許庁 - The pattern matcher 110 generates a second layout pattern with the waived patterns marked.
パターン適合手段110は、マークされ免除されたパターンを有する第２のレイアウトパターンを生成する。 - 特許庁 - To provide a method for correcting pattern data for appropriately correcting a pattern of a complicated layout.
複雑なレイアウトのパターンに対しても適切に補正が可能なパターンデータ補正方法を提供する。 - 特許庁 - LSI PATTERN-LAYOUT CREATING METHOD, LSI-PATTERN FORMING METHOD, AND MANUFACTURE OF LSI
ＬＳＩ用パターンレイアウト作製方法、ＬＳＩ用パターン形成方法、並びにＬＳＩの製造方法 - 特許庁 - Then a region in which dummy pattern can be arranged in the mask is determined based on the mask pattern layout.
その後、マスクパターンレイアウトに基づき、マスクにおけるダミーパターン配置可能領域を決定する。 - 特許庁 - AUTOMATIC WIRING PATTERN LAYOUT METHOD, OPTICAL LAYOUT PATTERN CORRECTION METHOD, SEMICONDUCTOR INTEGRATED CIRCUIT MANUFACTURED BASED ON AUTOMATIC LAYOUT METHOD AND OPTICAL CORRECTION METHOD, AND OPTICAL AUTOMATIC LAYOUT CORRECTION PROGRAM
配線パターンの自動レイアウト方法、レイアウトパターンの光学補正方法、自動レイアウト方法と光学補正方法に基づいて製造される半導体集積回路、および自動レイアウト光学補正プログラムを記録した記録媒体 - 特許庁 - Then, when a change of the layout pattern of the cell bench 1 occurs, the corresponding layout pattern is selected by a selection means 2111 from among the plurality of layout patterns read from the layout storage means 2121.
そして、セル作業台１のレイアウトパターンの変更が生じた場合、選択手段２１１１により、レイアウト記憶手段２１２１から読み出した複数のレイアウトパターンの中から対応するレイアウトパターンが選択される。 - 特許庁 - A tendency of inducing wiring failures in a design layout pattern of a semiconductor device by lithography and processing is quantified as a score; whether the design layout pattern is good or not is discriminated by the score; and if the pattern is discriminated as good, a transfer layout pattern transferred from the design layout pattern is formed on a semiconductor substrate.
リソグラフィとプロセスによる半導体装置の設計レイアウトパターンでの配線不良の発生しやすさをスコアとして定量化し、このスコアに基づいて設計レイアウトパターンの良否を判定し、この良否の判定が良であれば設計レイアウトパターンを転写した転写レイアウトパターンを半導体基板上に形成する。 - 特許庁 - Then, an automatic layout pattern is altered in consideration of manufacturability (S102).
続いて、製造性考慮の自動レイアウトパターンの変更を行う（Ｓ１０２）。 - 特許庁 - CIRCUIT PATTERN LAYOUT METHOD AND REGISTER CIRCUIT USING THE SAME
回路パターンの配置方法及び本配置方法を適用したレジスタ回路 - 特許庁 - To design a layout for obtaining a desired pattern by simple processing.
簡単な処理で、希望するパターンを得るレイアウト設計を可能にする。 - 特許庁 - When any error is generated, an error associated only with the layout pattern within the changed region and an error associated with both the layout pattern in the changed region and the layout pattern outside the changed region are classified as a true error.
エラーがあった場合には、変更領域内のレイアウトパタンのみに関係するエラーおよび変更領域内のレイアウトパタンと変更領域外のレイアウトパタンとの両方に関係するエラーを真のエラーとして選別する。 - 特許庁 - In comparing edge points on a predicted layout pattern with corresponding points on a design layout pattern, a yield test is first undertaken before movement of the points on the predicted layout pattern to positions of a higher yield.
予測レイアウト・パターン上のエッジ点と設計レイアウト・パターン上の対応点との比較では、最初に歩留りテストを実施し、その後に予測レイアウト・パターン上の点を歩留りがより改善する位置へ移動させる。 - 特許庁 - Verifying operation of the pattern layout can be performed efficiently, by checking the checking content of the pattern layout stored in the checking history data file 7.
確認履歴データファイル７に保存したパターンレイアウトの確認内容を確認することによりパターンレイアウトの確認作業が効率良くなる。 - 特許庁 - When comparing the edge points on the expected layout pattern and the corresponding edge points on the designed layout pattern, a yield test is carried out first, and then the point on the expected layout pattern is moved to a higher yield position.
予測レイアウト・パターン上のエッジ点と設計レイアウト・パターン上の対応点との比較では、まず最初に歩留りテストを実施し、その後に予測レイアウト・パターン上の点を歩留りがより高い位置へ移動させる。 - 特許庁 - The pattern layout device recognizes patterns 21A and 21B from patterns drawn on a CAD.
ＣＡＤ上に描画されたパターンから配線パターン21A ，21B を認識する。 - 特許庁 - After a pattern layout is made as well as the transmittance T of a phase shifter is determined, the pattern layout is divided to generate a plurality of split patterns.
パターンレイアウトを作成すると共に位相シフターの透過率Ｔを決定した後、パターンレイアウトを分割して複数の分割パターンを生成する。 - 特許庁 - MULTILAYER PRINTED WIRING BOARD AND PATTERN LAYOUT METHOD FOR THE SAME
多層プリント配線板および多層プリント配線板のパターンレイアウト方法 - 特許庁 - Then, in a step 32, the CPU arranges the phase shifter having the same phase to the layout pattern having the same potential information based on the potential information of the layout pattern onto the adjacent layout pattern.
次に、ＣＰＵは、ステップ３２において隣接するレイアウトパターンに対して、それらレイアウトパターンの電位情報に基づいて、同じ電位情報を持つレイアウトパターンに対して同じ位相を持つ位相シフタを配置する。 - 特許庁 - To make it easy to design the pattern layout forming a data signal transmission line.
データ信号の伝送路をなすパターンレイアウトの設計をやり易くする。 - 特許庁 - A layout verification part reads the pattern data of the recognition pattern (40) included in the microcell (24) based on the layout pattern data, and verifies the arranging direction of the microcell based on the status of the recognition pattern.
レイアウト検証部は、レイアウトパターンデータに基づいてマクロセル（２４）に含まれる認識パターン（４０）のパターンデータを読み出し、認識パターンの状態に基づいてマクロセルの配置方向を検証する。 - 特許庁 - To verify the layout of a microcell having a plurality of power supply terminals by the simple graphic processing of layout pattern data.
レイアウトパターンデータの簡単な図形処理により、複数個の電源端子を有するマクロセルのレイアウトを検証する。 - 特許庁 - To provide a layout pattern data correction system for correcting the pattern distortion produced in a pattern forming process at a high speed with high accuracy.
パターン形成プロセスで生じるパターン歪を高精度且つ高速に補正するレイアウトパターンデータ補正装置を提供する。 - 特許庁 - When editing the pattern, pattern layout screen data with a list of pattern data set to a selected sewn medium is sent out (S65).
模様編集時には、選択された被縫製媒体に模様データのリストをセットした模様レイアウト画面データを送出する（Ｓ６５）。 - 特許庁 - The area relevant to the layout data 6 of the pattern data 2 are replaced with the pattern data 9, and the pattern data 11 after the correction based on the pattern data 3 are formed.
パターンデータ２のレイアウトデータ６に該当する領域をパターンデータ９に差し替えて、レイアウトデータ３に基づいた修正後のパターンデータ１１を作成する。 - 特許庁 - In a reference pattern selection process 105, a reference pattern used as a reference for pattern matching is selected for each of the plurality of divided layout pattern groups.
基準パターン選択工程１０５では、前記複数に分割されたレイアウトパターン群毎に、パターンマッチングの基準となる基準パターンを選択する。 - 特許庁 - METHOD AND DEVICE FOR LAYOUTING PATTERN AND COMPUTER- READABLE MEDIUM WITH PATTERN LAYOUT PROGRAM STORED THEREON
パターンレイアウト方法、パターンレイアウト装置およびパターンレイアウトプログラムを記録したコンピュータ読取可能な記録媒体 - 特許庁 - METHOD AND DEVICE FOR LAYING OUT PATTERN AND COMPUTER READABLE RECORDING MEDIUM STORING PATTERN LAYOUT PROGRAM
パターンレイアウト方法、パターンレイアウト装置およびパターンレイアウトプログラムを記憶したコンピュータ読取可能な記録媒体 - 特許庁 - A pattern arranging device 50 arranges a dummy pattern in a layout region where a plurality of wiring patterns are arranged.
パターン配置装置５０は、複数の配線パターンが配置されたレイアウト領域にダミーパターンを配置する。 - 特許庁 - Thus, entirely corrected pattern data showing a layout pattern after correcting the optical proximity effect can be created.
これにより、光近接効果を補正した後のレイアウトパターンを示す全補正後パターンデータが生成される。 - 特許庁 - After a wiring pattern arranged on an interlayer dielectric film and the wiring layout and hole layout of a hole pattern embedded in the interlayer dielectric film are obtained, the hole pattern is extracted, which is connected with the wiring pattern from the hole layout in a pattern processing region where the wiring pattern is arranged in the same wiring layer.
層間絶縁膜に設けられる配線パターン、及び層間絶縁膜に埋め込まれるホールパターンの配線レイアウト及びホールレイアウトを取得して、同一配線層内で配線パターンを配置するパターン処理領域においてホールレイアウトの中から配線パターンに接続されるホールパターンを抽出する。 - 特許庁 - The mask layout pattern is divided into a plurality of segmented areas SA.
続いて、そのマスクレイアウトパターンを複数の分割領域ＳＡに分割する。 - 特許庁 - A first conversion part 209 converts a layout pattern to transistor connection information 211 including a signal name by use of layout pattern information 206 or the like.
第１の変換部２０９は、レイアウトパターン情報２０６等を用いてレイアウトパターンを、信号名を含んだトランジスタ接続情報２１１に変換する。 - 特許庁 - ELECTROLUMINESCENCE DISPLAY DEVICE AND PATTERN LAYOUT METHOD THEREFOR
エレクトロルミネッセンス表示装置及びエレクトロルミネッセンス表示装置のパターンレイアウト方法 - 特許庁 - Thus, the layout pattern of the sub-hole region can be simplified.
これによって、サブホール領域のレイアウトのパターンを単純化することができる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
