「pattern layout」を含む例文一覧(715)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 14 15 次へ＞- A mask layout pattern is generated by disposing a plurality of cells subjected to OPC processing.
ＯＰＣ処理が施された複数のセルを配置することでマスクレイアウトパターンを生成する。 - 特許庁 - PATTERN LAYOUT IN INTEGRATED CIRCUIT, PHOTOMASK, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND DATA CREATING METHOD
集積回路のパターンレイアウト、フォトマスク、半導体装置の製造方法、及びデータ作成方法 - 特許庁 - Layout pattern data for a circuit block that constitute a semiconductor integrated circuit are created (S1).
半導体集積回路を構成する回路ブロックのレイアウトパターンデータを作成する（Ｓ１）。 - 特許庁 - To provide a pattern layout method capable of calculating a critical area accurately in a short time.
クリティカルエリアを正確かつ短時間に算出できるパターンレイアウト方法を提供する。 - 特許庁 - To provide a manufacturing method for a multiface layout pattern form whose connection part is inconspicuous.
接続部分が目立たない多面付けパターン形成体の製造方法を提供する。 - 特許庁 - To provide a method for pattern layout for a liquid crystal display device with increased design efficiency.
設計効率を向上した液晶表示装置用パターンレイアウト方法を提供する。 - 特許庁 - METHOD FOR DISPLAY ELEMENT PATTERN LAYOUT, DEVICE, PROGRAM, AND MEDIUM WITH THE PROGRAM STORED THEREIN
表示素子用パターンレイアウト方法、その装置、そのプログラムおよびこれを記憶した媒体 - 特許庁 - METHOD FOR PRODUCING MASK, STORAGE MEDIUM STORED WITH MASK PATTERN LAYOUT PROGRAM, AND APPARATUS FOR PRODUCING MASK
マスク製造方法、マスクパターンレイアウトプログラムを記憶した記憶媒体、及びマスク製造装置 - 特許庁 - A layout pattern for a liquid crystal display device is designed according to the element parameters of the optimum values.
最適値の素子パラメータに基づいて液晶表示装置用レイアウトパターンを設計する。 - 特許庁 - A method for manufacturing a display device is characterized in that a layer as a reference for pattern layout is determined among the layers to be formed on a substrate; and a pattern layout in an upper layer than the reference layer is determined by using a value obtained from variance of the pattern layout in the reference layer.
表示装置の製造方法は、基板上に形成される層のうちパターン配置の基準となる層を定め、基準となる層のパターン配置のばらつきから求められる値を用いて、基準となる層より上層のパターン配置を決定する。 - 特許庁 - By the method, the layout pattern can be simply formed on the surface of the lens 1 while flexibly responding to various layout patterns.
この方法により、様々なレイアウトパターンに柔軟に対応しつつ、レイアウトパターンをレンズ表面に簡便に形成することができる。 - 特許庁 - The layout data of an absorber pattern are divided into meshes starting from a reference pattern on an EUV mask having a multilayer film and the absorber pattern (step S01).
多層膜と吸収体パターンとを有するＥＵＶマスク上の基準パターンを基点にして、吸収体パターンのレイアウトデータをメッシュに区分する（ステップＳ０１）。 - 特許庁 - A first reference relating to a first pattern, which is used to determine a relative layout of the first pattern and a second pattern, is set in accordance with a user's specification.
第一模様と第二模様の相対的な配置を決定するための、第一模様に関する第一基準が、ユーザの指定により設定される。 - 特許庁 - A layout verification tool 8 verifies a layout resting on the basis of data stored in the library 6, a wiring layout data file 3, a viahole layout data file 4, and a mask layout pattern 7, the capacitance of an input circuit and the size of an output buffer are obtained and stored in a memory device 10.
レイアウト検証ツール８は、ライブラリ６のデータ、配線の配置情報ファイル３、ビア・ホールの配置情報ファイル４及びマスクレイアウトパターン７からレイアウトを検証し、入力回路の容量、出力バッファのサイズ等を求めて記憶装置１０に記録する。 - 特許庁 - The mark pattern portion 3 is present as adjacent to the semiconductor chip pattern portion 1 in the chip pattern layout area 2, and therefore, a theoretical yield of semiconductor chips on a wafer can be increased compared to a photomask having a mark pattern portion 3 outside and apart from the chip pattern layout area 2.
マークパターン部３は、チップパターン配置領域２内で半導体チップパターン部１に隣接して存在するので、マークパターン部３をチップパターン配置領域２の外部に離隔して設ける場合に比べて、ウエハ上の半導体チップの理論収量を増やすことができる。 - 特許庁 - A cell library pattern constituting a basic configuration of a semiconductor circuit pattern is preliminarily subjected to an OPC processing for the layout of a single pattern, and the processed cell library pattern is used to produce a semiconductor chip.
半導体回路パターンの基本構成をなすセルライブラリパターンにあらかじめ単独配置時のＯＰＣ処理が行われたセルライブラリパターンを用いて半導体チップを作成する。 - 特許庁 - (Step S4) The pattern rule of the dummy pattern for every division region is changed as shown in a dummy pattern 4b of a division region enlarged view B of a layout pattern 1d so that the density becomes a desired value.
密度が所望の値となるように、分割領域毎のダミーパターンのパターンルールを、レイアウトパターン１ｄの分割領域拡大図Ｂのダミーパターン４ｂに示すように変更する（ステップＳ４）。 - 特許庁 - A first pattern fusing part 28 fetches pattern data including the oblique wiring pattern and via cell pattern from the layout data to compose the patterns of every same layer number followed by fusing in different parts.
第１図形融合部２８は、レイアウトデータから斜め配線図形及びビアセル図形を含む図形データを取込んで同一レイヤ番号毎に図形を合成して重なる部分で融合する。 - 特許庁 - In a flat self-luminous EL panel using an organic EL device, a mirroring inversion layout where the layout of a wiring pattern is reversed with respect to pixels adjacent to each other in a column direction is introduced as the wiring pattern layout of pixels 201.
有機ＥＬデバイスを用いた平面自発光型のＥＬパネルにおいては、画素２０１の配線パターンレイアウトとして、行方向に隣接する画素どうしで配線パターンの配置が反転されたミラー反転配置が採用される。 - 特許庁 - In a flat self-luminous type EL panel using an organic EL device, a mirroring inversion layout where the layout of a wiring pattern is reversed with respect to pixels adjacent to each other in a column direction is introduced as the wiring pattern layout of the pixel 201.
有機ＥＬデバイスを用いた平面自発光型のＥＬパネルにおいては、画素２０１の配線パターンレイアウトとして、行方向に隣接する画素どうしで配線パターンの配置が反転されたミラー反転配置が採用される。 - 特許庁 - To provide a layout method and layout apparatus for obtaining the constitution of a dummy pattern group whereby dummy patterns can be inserted efficiently into the layout of actual patterns while suppressing the increase of the data amount required therefor.
データ量の増加を抑えた上で実パターンのレイアウト内にダミーパターンを効率良く挿入できるダミーパターン群の構成が得られるレイアウト方法及びレイアウト装置を提供する。 - 特許庁 - A first design layer in the plural design layers is formed from a first plural layout elements from the pattern layout, and the first plural layout is parallel to the first reference axis.
この複数の設計層の第１の設計層は上記パターンレイアウトからの第１の複数のレイアウトエレメントから構成され、第１の複数のレイアウトエレメントが第１の基準軸に平行である。 - 特許庁 - This linear pattern layout method designs the linear pattern of each pattern area edge such that it is arranged, with a second space, parallel to the linear pattern of an adjacent pattern area edge, and that the linear pattern of each pattern area edge has an expanded overhang at its edge part.
このライン型パターンのレイアウト方法は各パターン領域エッジのラインパターンは隣り合うパターン領域エッジのラインパターンと第２間隔を置いて平行に配置し、各パターン領域エッジのラインパターンはその端部に拡張されたオーバーハングを有するようにデザインする。 - 特許庁 - To appropriately form an image and a decorative design pattern thereof without the need of changing a layout of the decorative design pattern for each of the number of images of which the layout is to be performed and of separately preparing a template.
レイアウトする画像の数毎に装飾図柄のレイアウトを変更したり別途テンプレートを用意したりする必要なしに、画像とその装飾図柄とを適正に形成させる。 - 特許庁 - DEVICE FOR CORRECTING LAYOUT PATTERN DATA, METHOD FOR CORRECTING LAYOUT PATTERN DATA, MANUFACTURE OF SEMICONDUCTOR DEVICE USING THE METHOD, AND RECORDING MEDIUM HAVING RECORDED MANUFACTURING PROGRAM OF SEMICONDUCTOR DEVICE THEREON
レイアウトパターンデータ補正装置、レイアウトパターンデータ補正方法、その補正方法を用いた半導体装置の製造方法、および、半導体装置の製造プログラムを記録した記録媒体 - 特許庁 - The layout pattern data correcting device comprises an input device for inputting layout pattern data having a cell hierarchical structure and an operation processing part for correcting data input from the input device.
セルの階層構造を有するレイアウトパターンデータを入力するための入力装置と、前記入力装置から入力されたデータの補正を行う演算処理部と、を具備する。 - 特許庁 - To provide a method deciding a layout pattern based on sensitivity information inputted from a user, arranging input originals in the layout pattern, and executing desired ornament by a simple operation.
ユーザから入力された感性情報に基づいてレイアウトパターンを決定しこのレイアウトパターンに入力原稿を配置し、簡単な操作で好みの装飾を施す方法を提供すること。 - 特許庁 - Then, an area on the design layout, where a difference in the distribution of the pattern coverage becomes smaller by adding an additional pattern on the design layout, is set as an additional area.
そして、前記設計レイアウト上に付加パターンを付加することによって前記パターン被覆率の分布差が小さくなる前記設計レイアウト上の領域を付加領域として設定する。 - 特許庁 - To place SRAF in a short time in a main pattern including layout pattern where SRAF is hardly placed.
ＳＲＡＦ配置が困難なレイアウトパターンを含んで構成されるメインパターンに対してもＳＲＡＦを短時間で配置すること。 - 特許庁 - To provide a method for pattern layout that allows efficiently aligning a liquid-crystal array pattern for a liquid-crystal display device.
液晶表示装置用の液晶アレイパターンを効率良く短時間で整列配置できるパターンレイアウト方法を提供する。 - 特許庁 - As a result, the complex light distribution pattern can be obtained, light quantity of the light distribution pattern can be adjusted, and the degree of freedom of layout of the lighting fixture can be increased.
この結果、複合の配光パターンが得られ、配光パターンの光量を調整でき、灯具のレイアウト自由度が増す。 - 特許庁 - To provide a pattern layout method capable of providing an electrode pattern to be a desired electric element quantity with a little labor and time.
所望の電気要素量となる電極パターンを少ない労力と時間で得ることができるパターンレイアウト方法を提供する。 - 特許庁 - A method for creating (S5) correction pattern data comprises a step of extracting (S1) a metal pattern from layout pattern data, extracting (S2) and expanding (S3) the minimum area violation pattern, detecting and improving (S4) an interconnection interval violation, and compensating a pattern width.
レイアウトパターンデータからメタルパターンを抽出（Ｓ１）し、最小面積違反パターンを抽出（Ｓ２）して拡張（Ｓ３）し、配線間隔違反を検出、改善（Ｓ４）し、パターン幅を補正して修正パターンデータを生成（Ｓ５）する。 - 特許庁 - To provide an analog-digital conversion circuit that can easily revise the design of a layout pattern to revise a resolution in a short time and to provide a layout generating method, a layout generator and a layout generating program.
分解能の変更のためのレイアウトパターンの設計変更を容易かつ短時間に行うことができるアナログ−デジタル変換回路、レイアウト作成方法、レイアウト作成装置およびレイアウト作成プログラムを提供することである。 - 特許庁 - The mask includes a mask pattern formed in front side of a transparent panel following the layout (layout) of a slanted line pattern extending in the direction turned in a certain direction from the axis of a rectangular coordinate system, and a phase grating of lines (line) extending at the back side of the panel in parallel with the extending mask pattern.
透明基板の前面に直交座標系の軸から一定方向に回転した方向に延びる斜線パターンのレイアウト（layout）に従って形成されたマスクパターンと、基板の背面にマスクパターンの延長方向に並ぶ方向に延びたライン（line）形態の位相格子と、を含むマスクを提供する。 - 特許庁 - Information extraction part 21 acquires layout information which shows a layout of at least a component and a conductor pattern in a printed circuit board, from a memory.
情報抽出部21は、プリント基板における少なくとも部品および導体パターンのレイアウトを示すレイアウト情報をメモリから取得する。 - 特許庁 - APPARATUS FOR CORRECTING LAYOUT PATTERN DATA, METHOD FOR CORRECTION, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE. AND STORAGE MEDIUM
レイアウトパターンデータ補正装置、補正方法及び半導体装置の製造方法並びに記録媒体 - 特許庁 - The verification device sets a retrieval area in a pattern of a shielded wire of the layout data 30.
検証装置は、レイアウトデータ３０の被シールド配線パターンに対して検索領域を設定する。 - 特許庁 - A circuit pattern is extracted from layout data of a mask, and a net list is created as an equivalent circuit.
マスクのレイアウトデータから、回路パターンを抽出し、等価回路としてネットリストを作成する。 - 特許庁 - DEVICE AND METHOD FOR CORRECTING LAYOUT PATTERN DATA, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND RECORDING MEDIUM
レイアウトパターンデータ補正装置，補正方法及び半導体デバイスの製造方法並びに記録媒体 - 特許庁 - A layout means 1a lays out logic cells and a wiring pattern for connecting the logic cells.
レイアウト手段１ａは、論理セルおよび論理セル同士を接続する配線パターンのレイアウトを行う。 - 特許庁 - To provide a CAD system control method having improved efficiency in editing a pattern layout.
パターンレイアウトの編集作業の効率を向上したＣＡＤシステム制御方法を提供する。 - 特許庁 - To obtain a layout pattern generating device that can arbitrarily and easily prepare a template.
テンプレートを自由にかつ容易に準備することができるレイアウトパターン生成装置を実現する。 - 特許庁 - Operation processing and format conversion are performed for the layout data 1, and the pattern data 2 are formed.
レイアウトデータ１に対して演算処理およびフォーマット変換を行って、パターンデータ２を作成する。 - 特許庁 - To provide an innovative layout of pixels of a pattern generating device of a reflection electron beam lithography device.
反射電子ビームリソグラフィ装置のパターン生成器の画素素子の革新的なレイアウトを提供する。 - 特許庁 - To provide a technology for appropriately verifying the accuracy of a simulation model of a semiconductor layout pattern.
半導体のレイアウトパターンのシミュレーションモデルの精度を適切に検証する技術を提供する。 - 特許庁 - The pseudo pattern setting portion 11 receives the layout data, and sets one or more pseudo patterns.
擬似パターン配置部１１は、レイアウトデータを入力し、１又は２以上の擬似パターンを配置する。 - 特許庁 - APPARATUS AND METHOD FOR GENERATING LAYOUT PATTERN AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME
レイアウトパターン生成のための装置と方法、及びそれを用いた半導体装置の製造方法 - 特許庁 - METHOD FOR DETERMINING LAYOUT OF DUMMY PATTERN, SEMICONDUCTOR DEVICE USING THE SAME, AND MANUFACTURING METHOD OF THE SEMICONDUCTOR DEVICE
ダミーパターンのレイアウト決定方法、それを用いた半導体装置およびその製造方法 - 特許庁 - To freely layout a pattern required for assuring and managing the accuracy of a photomask.
フォトマスクの精度保証や管理を行なう上で必要なパターンを自由にレイアウトできるようにする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
