「pattern」を含む例文一覧(50000)
＜前へ 1 2 .... 929 930 931 932 933 934 935 936 937 .... 999 1000 次へ＞- To provide a low-temperature process for forming a metal line by laser writing and for directly writing a three-dimensional pattern.
レーザー描画により金属ラインを形成するための、および三次元パターンを直接描画するための低温プロセスを提供する。 - 特許庁 - To provide an ultraviolet light curing overlay film decorative board for a wall, rich in color pattern and excellent in decorativeness and protectiveness, and its manufacturing method.
色図柄が豊富で、装飾性と保護性の良い紫外線硬化被膜壁面化粧板及びその製造方法の提供。 - 特許庁 - EXPOSURE MASK USING GRAY-TONE PATTERN, MANUFACTURING METHOD OF TFT SUBSTRATE USING THE SAME, AND LIQUID CRYSTAL DISPLAY DEVICE HAVING THE TFT SUBSTRATE
グレイトーン露光用マスク、それを用いたＴＦＴ基板の製造方法及び該ＴＦＴ基板を有する液晶表示装置 - 特許庁 - To provide a glass article whose main raw material is glass cullet and where a phosphorescent portion can be easily designed to be a desired pattern.
ガラスカレットを主原料とするガラス製品において、蓄光部分を容易に所望のパターンとすることができるようにする。 - 特許庁 - To provide a pair of probes for substrate inspection capable of performing four-terminal measurement, even with respect to a high-density wiring pattern.
高密度の配線パターンに対しても四端子測定を行うことのできる基板検査用の一対のプローブを提供する。 - 特許庁 - To provide a ridge waveguide type semiconductor laser device including a local distortion reduced far field pattern (FFP).
局部的乱れが低減されたＦＦＰを有するリッジ導波路型の半導体レーザ装置を提供することを目的とする。 - 特許庁 - When correction of density unevenness is determined in S1 to be required, a belt-like pattern is created (S2) and the density unevenness is detected (S3).
Ｓ１で濃度むら補正の必要があると判断された場合、帯状のパターンを作成し（Ｓ２）、濃度むらを検出する（Ｓ３）。 - 特許庁 - A pattern creation means 40, when receiving data of the correlation coefficient product Yf value and an extraction number N, plots their relationship (S6).
パターン作製手段４０は相関係数積Ｙｆ値と抽出数Ｎのデータを受け取るとその関係をプロットする（Ｓ６）。 - 特許庁 - PATTERNING METHOD FOR TRANSPARENT CONDUCTIVE LAYER, ETCHING PASTE, PATTERN TRANSPARENT CONDUCTIVE FILM, AND FLEXIBLE FUNCTIONAL ELEMENT USING THE SAME
透明導電層のパターニング方法とエッチングペースト、及びパターン透明導電フィルム並びにそれを用いたフレキシブル機能性素子 - 特許庁 - To provide a method for recording data with a recording waveform which has an erase pattern capable of improving mark configuration further.
マーク形態をさらに改善することができる消去パターンを有する記録波形でデータを記録する方法を提供すること。 - 特許庁 - Then, the software of the object disk node is updated by processing shown by the determined transition pattern by the update means 1d.
そして、アップデート手段１ｄにより、対象ディスクノードのソフトウェアが、決定された移行パターンに示された処理でアップデートされる。 - 特許庁 - The resist film is repeatedly exposed with the exposure mask arranged in the exposure process so that an end part of a pattern hole is sequentially overlapped.
そして、露光工程で露光マスクをパターン孔の端部が順次重なるように配設してレジストフィルムを繰り返し露光する。 - 特許庁 - EL LAMINATE DIELECTRIC STRUCTURE AND FORMING METHOD OF THE SAME, AND LASER PATTERN DRAWING METHOD, AND DISPLAY PANEL
ＥＬラミネート誘電層構造体および該誘電層構造体生成方法ならびにレーザパターン描画方法およびディスプレイパネル - 特許庁 - A process loss and a material loss can be prevented by simultaneously forming this mark and the pattern of the columnar resin film.
また、このマークを柱状樹脂膜のパターニングと同時に形成することにより、工程ロス、材料ロスを防止することができる。 - 特許庁 - To provide a substrate processing method capable of drying and processing a substrate successfully without damaging a pattern on the substrate.
基板上のパターンにダメージを与えることなく基板を良好に乾燥処理することができる基板処理方法を提供する。 - 特許庁 - A first metal pattern 8 having a predetermined area is formed on the surface of the circuit board 2 inside the tubular member 4.
回路基板２の表面に、かつ筒状部材４の内側には所定面積を有する第１の金属パターン８が形成される。 - 特許庁 - POLYMER MANUFACTURING METHOD, POLYMER FOR SEMICONDUCTOR LITHOGRAPHY, RESIST COMPOSITION, AND METHOD OF MANUFACTURING SUBSTRATE WITH PATTERN FORMED THEREON
重合体の製造方法、半導体リソグラフィー用重合体、レジスト組成物、およびパターンが形成された基板の製造方法 - 特許庁 - A semiconductor element 20 constituting a power circuit is joined by soldering 40 on a wiring pattern 30 of the insulating plate 14.
パワー回路を構成する半導体素子２０は、絶縁板１４の上の配線パターン３０に、はんだ４０によって接合される。 - 特許庁 - An antenna apparatus for vehicle window comprises an antenna element 10, an amplifier circuit 20, a ground pattern 30 and an impedance adjusting section 40.
車両ウィンドウ用アンテナ装置は、アンテナエレメント１０とアンプ回路２０とグラウンドパターン３０とインピーダンス調整部４０とからなる。 - 特許庁 - Based on the target dimension of the resist pattern, the set temperature of the POST device is calculated from the calculated correlation (step S6).
レジストパターンの目標寸法に基づいて、算出された相関から、ＰＯＳＴ装置の設定温度を算出する（ステップＳ６）。 - 特許庁 - Then, a gate electrode 5 is formed on the insulating layer 4 and the gate electrode 5 is etched by using a resist film pattern 6P as a mask.
次に、絶縁層４の上にゲート電極５を形成し、レジスト膜パターン６Pをマスクとしてゲート電極５をエッチングする。 - 特許庁 - The electron emitting elements are exposed through gate electrodes (50) in pattern which form a further upper layer of the insulating layer.
電子放出性素子は、絶縁性層の更に上層をなすパターニングされたゲート電極（５０）を通して露出されている。 - 特許庁 - Gate electrodes are formed to surround the channels while burying the tunnels on the active channel pattern.
前記アクティブチャンネルパターン上に前記複数個のトンネルを埋めたてながら複数個のチャンネルを囲むようにゲート電極が形成される。 - 特許庁 - To provide an exposure pattern for preventing distortion from occurring on a substrate formed with opening patterns due to formations of opening patterns.
開口パターンが形成された基板に、開口パターンの形成による歪みが生じることのない露光パターンを提供する。 - 特許庁 - Then, on the basis of the generated data, whether or not a specified waveform pattern is included in the waveform of the input sound is decided.
そして、生成されたデータに基づいて、入力音の波形に特定の波形パターンが含まれるか否かが判断される。 - 特許庁 - The record image being a toner image and the pattern image used for controlling the record image are formed on a photoreceptor drum 10.
感光体ドラム１０上にトナー像からなる記録画像及び該記録画像を制御するためのパターン画像を形成する。 - 特許庁 - In the printed wiring board, a signal side resist aperture 4a formed on a signal pattern 2 side is formed larger than the signal side land 2a.
信号パターン２側に形成される信号側レジスト開口４ａは、信号側ランド２ａより大きく形成されている。 - 特許庁 - Relating to the rhythm pattern (D), pitches C, E, D, F of (B) are respectively given to important hit points (E) corresponding to the important sounds (B).
リズムパターン（Ｄ）において、重要音（Ｂ）に対応する重要打点（Ｅ）には、（Ｂ）のピッチＣ，Ｅ，Ｄ，Ｆをそれぞれ付与する。 - 特許庁 - The present invention displays a marker M so that a luminance level to be replaced with a specific pattern in the zebra display is specified on a histogram 80.
本発明は、ゼブラ表示で特定パターンに置き換える輝度レベルをヒストグラム８０上で特定可能にマーカーＭを表示する。 - 特許庁 - A flexible wiring board 3 has an insulating tape 6, and a wiring pattern 7 formed on the insulating tape 6.
本発明のフレキシブル配線基板３は、絶縁テープ６と、該絶縁テープ６上に形成された配線パターン７とを備えている。 - 特許庁 - A polysilicon layer 25 and a silicon oxide film 36 are successively formed on a substrate 33, and are subjected to patterning for obtaining an island pattern 38.
基板３３上にポリシリコン層３５、酸化シリコン膜３６を順次形成し、これらをパターニングして島パターン３８を得る。 - 特許庁 - A pair of patterns 3 for center detection is arranged symmetrically to the center 7 of a code pattern 2 for scale in a disk 1.
ディスク１において、目盛り用のコードパターン２の中心７に対称に一対の中心検出用パターン３を配置する。 - 特許庁 - Using the single loop allows for the use of pattern data for performing a test created by commercial scan testware.
単一ループを用いることにより、市販のスキャンテストウェアによって作成した試験を行うためのパターンデータを使用することができる。 - 特許庁 - To use copper powder as the filler of electrically conductive ink suitable for forming a hyperfine wiring pattern in an ink jet system.
インクジェット方式で超微細配線パターンを形成するのに好適な導電インクのフイラーとして，銅粉を使用できるようにする。 - 特許庁 - Thereby, a lead pad 150 of the lead 15 contacts certainly the wiring pattern 200 and electric connection through a solder becomes easy.
よってリード１５のリードパッド１５０が、確実に配線パターン２００と接触し、はんだを介した電気的接続が容易になる。 - 特許庁 - On the second insulating layer 42, a pattern W2 for wiring and wiring patterns R1 and R2 for reading are formed.
第２の絶縁層４２上に書込用配線パターンＷ２および読取用配線パターンＲ１，Ｒ２が形成されている。 - 特許庁 - To provide a method for producing a checkered steel sheet using stainless steel with which the checker pattern height can be made high without deteriorating the sheet shape.
板形状を悪化させることなく縞高さを高くできるステンレス鋼を用いた縞鋼板の製造方法を提供する。 - 特許庁 - The phase shifter allows pattern formation of almost vertical shape with no taper.
本製造方法により製造された位相シフタは、テーパを有さない略垂直形状のパターン形成を実現させることが出来る。 - 特許庁 - To provide a semiconductor device PD in which design of the wiring pattern of a wiring board can be facilitated for mounting the semiconductor device.
半導体装置を実装する配線基板の配線パターンの設計を容易にするような半導体装置ＰＤを提供する。 - 特許庁 - An acid deactivation layer 3 is formed on a substrate 1 where the electrode pattern 2 is formed, and an insulating layer 4 is laminated thereupon.
電極パターン２が形成された基板１上に酸失活層３を形成し、さらに絶縁層４を積層形成する。 - 特許庁 - The master stamper as the stamper is formed by providing a transfer pattern made of a photoresist material on the surface of a substrate.
スタンパとしてのマスタスタンパは、基板の表面にフォトレジスト材料からなる転写パターンを設けることによって形成されている。 - 特許庁 - To provide a mask pattern creating device and a creating method for efficiently processing OPC, using a library of corrected values.
補正値ライブラリを用いるＯＰＣを効率的に処理することのできるマスクパターン作成装置および作成方法を提供する。 - 特許庁 - An outer region addition section 32 determines a total sum Ohigh of edge signals of pixels in an outer region of the dot determination pattern.
外側領域加算部３２で、網点判定パターンの外側領域の各画素のエッジ信号の総和Ｏｈｉｇｈを求める。 - 特許庁 - The flexible wiring board 10 forms a prescribed wiring pattern consisting of a conductive wire 12 on an insulation base substance 11.
フレキシブル配線基板１０は、絶縁基材１１上に導電線１２からなる所定の配線パターンが形成されている。 - 特許庁 - First, a mask pattern is first formed on the upper surface of a semiconductor substrate, and a gate trench 21 is formed from the upper surface of the semiconductor substrate.
まず，半導体基板の上面にマスクパターンを形成し，半導体基板の上面からゲートトレンチ２１を形成する。 - 特許庁 - Conductors 40, 42 are formed as ground wire and feeding wire between this antenna pattern 32 and the ground conductor 20.
このアンテナパターン３２と上述した接地導体２０の間には、導体４０，４２が接地線，給電線として形成されている。 - 特許庁 - A resist 9 that covers the electrode wiring pattern 3 so as to expose to open the portion of the bonding pad 4 is provided.
ここで、ボンディングパッド４の部分が露出開口するように電極配線パターン３を被覆するレジスト９が設けられる。 - 特許庁 - An upper electrode 9 which is electrically connected with one part of the circuit pattern 3 for connection is formed on the ferroelectric film 7.
強誘電体膜７の上に接続用回路パターン３の一部と電気的に接続される上部電極９を形成する。 - 特許庁 - METHOD FOR CORRECTING DESIGN PATTERN FOR FORMING GATE ELECTRODE AND SEMICONDUCTOR DEVICE FORMED BY USING THE SAME METHOD AND METHOD FOR MANUFACTURING THE SAME DEVICE
ゲート電極形成用設計パターンの補正方法、当該方法を用いて形成される半導体装置とその製造方法 - 特許庁 - To provide an evaluation mask for evaluating by detecting the mask deformation of a thin membrane mask and deformation of a transfer pattern.
膜厚の薄いメンブレンマスクのマスク変形及び転写パターンの変形を検出し、評価する評価用マスクを提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
