「processor chip」を含む例文一覧(216)
＜前へ 1 2 3 4 5 次へ＞- Data-system bonding pads of the data processor chip are connected to data-system bonding pads of the memory chips individually.
データプロセッサチップのデータ系ボンディングパッドは個別にメモリチップのデータ系ボンディングパッドに接続される。 - 特許庁 - Each of the penetration electrodes penetrates through all the memory chips and is connected to the processor chip.
貫通電極の各々は前記メモリチップをすべて貫通し、前記プロセッサチップに接続される。 - 特許庁 - In this digital content remote access comprising a digital signal processor and a micro-processor, and a regenerated chip 30, the digital signal processor and the micro-processor are used to download a digital data selected by a user from an external system connected to the digital signal processor.
デジタル信号プロセッサとマイクロプロセッサとからなるデジタル・コンテンツ・リモート・アクセスおよび再生チップ３０に於て、デジタル信号プロセッサおよびマイクロプロセッサは、デジタル信号プロセッサに接続された外部システムから、ユーザが選択したデジタル・データをダウンロードするために使用される。 - 特許庁 - The camera module 2 includes lenses 4-1, 4-2 and a sensor chip 8 mounted at the molded object 6, and a processor chip 12 molded by the molding object 6.
カメラモジュール２は、モールド成型体６に取り付けられたレンズ４−１，４−２とセンサチップ８と、モールド成型体６にモールドされたプロセッサチップ１２とを有する。 - 特許庁 - Information on predetermined a picture display data and a video chip 110 is outputted from the video chip 110 on a video board 111 composing an information processor 112.
情報処理装置１１２を構成するビデオボード１１１上のビデオチップ１１０から、所定の画像表示データとビデオチップ１１０の情報が出力される。 - 特許庁 - COLOR CHIP CHART SET, IMAGE ANALYSIS METHOD, METHOD FOR MEASURING/EVALUATING PERFORMANCE OF WHITE BALANCE, AND IMAGE PROCESSOR
色票チャートセット、画像解析方法、ホワイトバランス性能測定評価方法および画像処理装置 - 特許庁 - The HDMI buffer chip may be electrically isolated from the device's main processor.
別の実施形態では、ＨＤＭＩバッファチップは、装置の主プロセッサから電気的に隔離することができる。 - 特許庁 - SECURITY METHODOLOGY TO PREVENT USER FROM COMPROMISING THROUGHPUT IN HIGHLY THREADED NETWORK ON CHIP PROCESSOR
高スレッド化ネットワーク・オン・ア・チップ・プロセッサにおけるスループットをユーザが損なうのを防止するためのセキュリティ方法 - 特許庁 - SINGLE CHIP 3D AND 2D GRAPHICS PROCESSOR WITH EMBEDDED MEMORY AND MULTIPLE LEVELS OF POWER CONTROLS
埋め込みメモリと複数レベル電力制御部とを有するシングルチップ三次元及び二次元グラフィックプロセッサ - 特許庁 - The dedicated processor core 1' and the data memory 5b constitute an integrated circuit 10c integrated in one chip.
専用プロセッサコア１′とデータメモリ５ｂとは１チップに集積された集積回路１０ｃを構成する。 - 特許庁 - This processor is designed at a state that separate input bus and output bus are provided inside a chip.
プロセッサは、チップの内部に別々の入力バスおよび出力バスを有する状態で設計される。 - 特許庁 - PROCESSOR OF SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR CHIP, MANUFACTURING METHOD THEREOF, SEMICONDUCTOR DEVICE AND ELECTRONIC APPARATUS
半導体基板の処理装置、半導体チップの製造方法、半導体チップ、半導体装置および電子機器 - 特許庁 - This open architecture consists of a 64-bit, 100MHz Processor Local Bus (PLB) and a 32-bit, 50MHz On-Chip Peripheral Bus (OPB).
このオープン・アーキテクチャは、64ビット、100MHzのプロセッサ・ローカルバス（PLB）と、32ビット、50MHzのオンチップ周辺バス（OPB）とからなっている。 - コンピューター用語辞典 - This information processor 100 collects equipment information by a TPM chip 10, when acquiring the electronic data.
情報処理装置１００は、電子データを取得すると、ＴＰＭチップ１０で機器情報を収集する。 - 特許庁 - To provide a data processor which is capable of eliminating buffer memories of a frame state in combining a front end processor section and an audio decoder section to one chip.
フロントエンドプロセッサ部とオーディオデコーダー部を１チップ化する際、フレーム状態のバッファメモリをなくすことができるデータ処理装置の提供を目的とする。 - 特許庁 - To provide a chip processor for transferring chips discharged from an NC lathe etc., through a conveyor and crushing the chips, which chip processor prevents chips transferred to an end of a transfer-side hinge belt from getting caught in a return-side hinge belt.
ＮＣ旋盤等から排出された切粉をコンベヤで搬送して、粉砕処理する切粉処理機において、搬送側ヒンジベルトの端まで搬送されて来た切粉がリターン側ヒンジベルトに巻き込まれるのを防止する。 - 特許庁 - By using a processor ID characteristically belonging to a processor chip as identification information to be used for authentication processing, the using right of some specific software program can be restricted to a single processor.
また、認証処理に用いる識別情報として、プロセッサ・チップが固有に持つプロセッサＩＤを使用することによって、ある特定のソフトウェア・プログラムの使用権を単一のプロセッサに限定することができる。 - 特許庁 - In a multiprocessor module packaging first and second processor chips on the same substrate, the first and second processor chips have the same structure, input/output ports for performing inputting/outputting between the processor chips are disposed on one side of each processor chip in a concentrated manner, and the first and second processor chips are packaged on said substrate, while confronting one side of each processor chip with each other.
本発明では、同一基板上に第１及び第２のプロセッサチップを実装したマルチプロセッサモジュールにおいて、前記第１及び第２のプロセッサチップを同一構造とするとともに、各プロセッサチップの１辺にプロセッサチップ間での入出力を行う入出力ポートを集中して配置し、その１辺同士を対向させた状態で前記第１及び第２のプロセッサチップを前記基板上に実装した。 - 特許庁 - This storage device freely attachable/detachable to/from an information processor is provided with the IC chip, a first control part extracting a control command for the IC chip included in the control command for the storage device from the information processor; and a second control part performing interface change in compliance with the IC chip to the control command for the IC chip for giving it to the IC chip.
情報処理装置に対して着脱自在な記憶装置であって、ＩＣチップと、情報処理装置からの記憶装置に対する制御コマンドに含まれているＩＣチップ用の制御コマンドを抽出する第１制御部と、ＩＣチップ用の制御コマンドに対してＩＣチップに応じたインタフェース変換を行い、ＩＣチップに与える第２制御部とを備える。 - 特許庁 - The automatic passport forgery detecting device is equipped with a scanner 5, an ID chip reader 6, a display 8, and a processor 9.
パスポート偽造自動検出装置は、スキャナ５とＩＤチップリーダ６とディスプレイ８と処理装置９とを備える。 - 特許庁 - To achieve a stream data processor for suppressing the increase of a chip area, and for developing it in a short time.
チップ面積の増加を抑制し、短期間で開発することができるストリームデータ処理装置を実現する。 - 特許庁 - CMOS GATE CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT MOUNTED CHIP, SEMICONDUCTOR DEVICE, AND LOGIC PROCESSOR
ＣＭОＳゲート回路、半導体集積回路、半導体集積回路搭載チップ、半導体デバイス及び論理処理装置 - 特許庁 - INFORMATION STORAGE MEDIUM, IC CHIP EQUIPPED WITH MEMORY AREA, INFORMATION PROCESSOR HAVING IC CHIP EQUIPPED WITH MEMORY AREA, AND MEMORY MANAGING METHOD FOR INFORMATION STORAGE MEDIUM
情報記憶媒体、メモリ領域を備えたＩＣチップ、メモリ領域を備えたＩＣチップを有する情報処理装置、並びに、情報記憶媒体のメモリ管理方法 - 特許庁 - The processor includes a data processing element (10) formed on a semiconductor chip, on which an MRAM cell is formed to constitute one or all memories on the chip.
処理装置は、半導体チップ上に作成されたデータ処理素子（１０）を含み、チップ上にＭＲＡＭセルを作成してチップ上の１つないし全てのメモリを形成する。 - 特許庁 - To improve the capacity of a network processor for moving data to a dynamic random access memory(DRAM) chip to be used for a computer system or moving data from the chip.
コンピュータ・システムで使用されるダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）チップへデータへ移動し、また該チップからデータを移動するためのネットワーク・プロセッサの能力をいくつかの点で高める。 - 特許庁 - This processor performs a clamp process using a sink chip by a 1st detecting circuit 8 and a 1st clamp circuit 10 on an analog video signal V including a sink chip.
ビデオ信号処理装置はシンクチップを含むアナログビデオ信号Ｖを第１検出回路８及び第１クランプ回路１０でシンクチップを用いたクランプ処理を行う。 - 特許庁 - To provide an interface circuit for a chip for a network and an access timing adjustment method which enable an external processor to securely access the chip for the network.
外部プロセッサがネットワーク用チップに確実にアクセスすることができるようにするネットワーク用チップのインタフェース回路及びアクセスタイミング調整方法を提供する。 - 特許庁 - Particularly, each of the input/output ports is comprised of a main bus to which a bus arbiter is connected, a sub-bus connected with said main bus via a shared memory, and the main bus of the first processor chip is connected with the sub-bus of the second processor chip.
特に、前記入出力ポートを、バスアービターを接続したメインバスと、このメインバスと共有メモリを介して接続したサブバスとから構成し、前記第１のプロセッサチップのメインバスと前記第２のプロセッサチップのサブバスとを接続した。 - 特許庁 - To integrate a scalar processor and a vector processor on one chip without lowering the storage rate of valid data in a cache storage device.
キャッシュ記憶装置における有効データの格納率を低下させることなく、スカラ処理装置とベクトル処理装置とを１つのチップ上に集積化できるようにする。 - 特許庁 - In this information processor 40c of a fat tree structure having eight processor units, the transmission of a signal ranging a node string managed by each processor unit is performed by the end point bridge included in a bridge chip.
８つのプロセッサユニットを有するファットツリー構造の情報処理装置４０ｃにおいて、各プロセッサユニットが管理するノード列をまたぐ信号の伝送は、ブリッジチップに含まれるエンドポイントブリッジによって行われる。 - 特許庁 - An IC chip is provided in the cartridge to allow nonvolatile storage of the information, and transceiving of the information with an external processor.
カートリッジ内に、情報を不揮発記憶出来、外部の処理装置と情報の送受信が出来るＩＣチップを設ける。 - 特許庁 - To provide a data processor capable of realizing high-speed reading of an on-chip nonvolatile memory, and the improvement of the defect saving efficiency.
オンチップ不揮発性メモリの高速読み出しと、欠陥救済効率の向上を実現するデータプロセッサを提供する。 - 特許庁 - The system on chip includes an interrupt proxy processing part in addition to a processor core and a plurality of modularized IPs.
本発明のシステムオンチップは、プロセッサコアとモジュール化された複数のＩＰの以外に別途のインターラプトプロキシ処理部を含む。 - 特許庁 - To provide a processing chip, a system including chips, a multiprocessor device, and a multi-core processor device for industrial applications.
産業上の適用に対して処理チップ、チップを含むシステム、マルチプロセッサ装置およびマルチコアプロセッサ装置を提供すること。 - 特許庁 - To provide a data processor capable of reducing the total number of pins and making a chip area smaller.
総ピン数の低減を可能とし、チップ面積の縮小化を図ることのできるデータ処理装置の提供を目的とする。 - 特許庁 - To provide a processor clock generating circuit and a clock generating method for designing a low-power-consumption CDMA modem chip.
低電力消費ＣＤＭＡモデムチップ設計のためのプロセッサクロック発生回路及びクロック発生方法を提供する。 - 特許庁 - To provide a rewritable card processor for usefully performing erasing of card surface printing, printing of a card surface, and processing of data recorded on a magnetic chip or an IC chip.
リライトカード処理装置おいて、カードの表面印刷の消去、印字、及び磁気やＩＣチップに記録されているデータの処理を無駄なく行う装置構成を提供することにある。 - 特許庁 - This is a dual-master device which manages a processor local bus(PLB) supporting up to 16 masters as a high-performance on-chip bus used by many system-on-chip(SOC) applications.
多数のシステム・オン・チップ（ＳＯＣ）アプリケーションにおいて使用される高性能オンチップ・バスであり、最大１６のマスタをサポートするプロセッサ・ローカル・バス（ＰＬＢ）を管理する二重マスタ装置。 - 特許庁 - The LSI circuit 1 is constituted by forming a processor 2 for performing main control, a memory 3 for executing the processor, a logic circuit 6 for forming the timing gate of the processor 2, a controller 4 for performing interface control with the outside, and a digital signal processor for performing servo control of the optical head on one chip.
このＬＳＩ回路１は、主制御を行うプロセッサ２と、プロセッサの実行のためのメモリ３と、プロセッサ２のタイミングゲートを作成するロジック回路６と、外部とのインターフェース制御を行うコントローラ４と、光学ヘッドをサーボ制御するデジタルシグナルプロセッサとをワンチップ上に形成したものである。 - 特許庁 - To provide a system on-chip (SOC) architecture capable of performing processor processing from the position where it stopped of when power was removed, when the power returns.
電源復旧時に、電源喪失時に停止した位置からプロセッサ処理が可能なシステムオンチップ（ＳＯＣ）アーキテクチャの提供 - 特許庁 - The initialization management parts 131, 132 respectively release the holding, and the processor 101 and the chip set 102 make the initialization operation be resumed.
初期化管理部１３１，１３２は、それぞれ、保留を解除し、プロセッサ１０１、チップセット１０２は初期化動作を再開させる。 - 特許庁 - To obtain a constitution bus interconnecting protocol which provides constitution interface to a memory map register over the whole digital signal processor chip.
デジタル信号プロセッサチップ全体にわたってメモリマップレジスタへの構成インターフェイスを提供する構成バス相互接続プロトコルを得る。 - 特許庁 - The application of the neuron chip 5 periodically transmits a periodical transmission request to the outer processor 6 through communication firmware.
ここで、ニューロンチップ５のアプリケーションは、定期送信要求を通信用ファームウェアを通じて外部プロセッサ６に定期的に送信する。 - 特許庁 - An IC card chip (1) includes an encryption co-processor (7) performing an encryption algorithm using an encryption key and encrypting secret information.
ＩＣカードチップ（１）は、暗号鍵を用いて暗号化アルゴリズムを実行し、秘密情報を暗号化する暗号コプロセッサ（７）を有する。 - 特許庁 - In this semiconductor data processor, a semiconductor chip is provided with a central processing unit 3, an interface controller 15 and a bus controller 9.
半導体データ処理装置は、半導体チップに、中央処理装置（３）と、インタフェースコントローラ（１５）と、バスコントローラ（９）とを有する。 - 特許庁 - An imaging chip 42 equipped with a solid state imaging element 44 is connected to a processor 11 through signal lines 49a-49e.
固体撮像素子４４を備えた撮像チップ４２は、プロセッサ装置１１に信号線４９ａ〜４９ｅを介して接続されている。 - 特許庁 - To provide an image processor which enables printing under predetermined printing conditions when a read of information from an ID chip is disabled.
ＩＤチップからの情報が読めなくなったとき、所定の印刷条件での印刷を可能にする画像処理装置を提供する。 - 特許庁 - To provide a method and a device, capable of testing a multiple memory array regarding multiplex processor cores (105-108) on a single computer chip (100).
本発明の方法及び装置は、単一コンピュータチップ（100）上の多重プロセッサコア（105〜108）と関連する多重メモリメモリアレーの試験を可能にする。 - 特許庁 - To provide a document feeding device capable of attaching an IC chip to an original with no IC chip attached thereto and creating an original on which operation information to an original can be recorded, and to provide an image processor.
ＩＣチップが付加されていない原稿にＩＣチップを付加することができ、原稿への操作情報を記録できる原稿を作成可能な原稿給送装置及び画像処理装置を提供する。 - 特許庁 - An image processor 10 consists of a plurality of color chip data and associates a plurality of respective color chip data groups including no mutually common color chips with the processing item for image processing conducted by using the color chip data groups and a processing accuracy level achieved by the color chip groups for storage.
画像処理装置１０は、複数の色票データからなり、互いに共通する色票データを含まない複数の色票データ群の各々と、当該色票データ群を用いて行うことのできる画像処理の処理項目および当該色票データ群によって達成される処理精度レベルとを対応付けて記憶している。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
