「processor chip」を含む例文一覧(216)
＜前へ 1 2 3 4 5 次へ＞- In a chip 120, a transferring portion 150 is provided between a physical layer processor 130 and a link portion 180 to transfer data of a plurality of lanes processed by the physical layer processor 130 to a link portion 180.
チップ１２０において、転送部１５０は、物理層処理部１３０とリンク部１８０の間に設けられ、物理層処理部１３０により処理された複数のレーンのデータをリンク部１８０に転送する。 - 特許庁 - After the sub-processor 13 is started and performs authentication, the main processor 11 is started, and debugging of the system LSI is performed via the on-chip JTAG interface circuit 15 by the debugger 30.
サブプロセッサ１３が立ち上がって認証を行った後に、メインプロセッサ１１が起動して、デバッガ３０により、オンチップＪＴＡＧインタフェース回路１５を介してシステムＬＳＩのデバッグが行われる。 - 特許庁 - The single-chip data processor includes a plurality of pieces of address information and a plurality of pieces of unit block information having predetermined data size, when the single-chip data processor has address information coincident with a part of the address information supplied from a central processor, a cache memory selects unit block information corresponding to the address information from the plurality of pieces of unit block information.
複数のアドレス情報と所定のデータサイズを有する複数のユニットブロック情報とを含み、上記中央処理装置から供給された上記アドレス情報の一部と一致しているアドレス情報を有するとき、キャッシュ・メモリは上記複数のユニットブロック情報から上記アドレス情報に対応するユニットブロック情報を選択する。 - 特許庁 - The imaging device chip set has the imaging chip 11 having a plurality of unit pixels 21 and at least a part of a peripheral circuit 22, and a DSP chip 13 having a digital processor 31 converting and processing an imaging signal and the remainder of the peripheral circuit 22.
撮像装置チップセットは、複数の単位画素２１及び周辺回路部２２の少なくとも一部を有する撮像チップ１１と、撮像信号を変換処理するデジタル処理部３１と周辺回路部２２の残部を有するＤＳＰチップ１３とを備えている。 - 特許庁 - A semiconductor design supporter is constituted with a storage 7 for storing a chip data 21 and a package data 22, and an arithmetic processor 4 for determining whether the semiconductor chip 40 and the package are connected properly on the basis of the chip data 21 and the package data 22.
チップデータ２１とパッケージデータ２２を格納する記憶部７と、チップデータ２１とパッケージデータ２２とに基づいて半導体チップ４０とパッケージとの接続が適切に行われるか否かを判定する演算処理部４とを具備する半導体設計支援装置を構成する。 - 特許庁 - To provide an image processor capable of suppressing sharp increase in built-in memories necessary for interpolation processing and of reducing the chip cost of an LSI.
補間処理に必要な内蔵メモリの大幅な増加を抑え、ＬＳＩのチップコストを低減することができる画像処理装置を提供する。 - 特許庁 - BIOREACTION EXECUTING APPARATUS, BIOREACTION EXECUTING METHOD, DNA CHIP, DATA PROCESSOR, DATA PROCESSING METHOD, PROGRAM AND RECORDING MEDIUM
生体反応実行装置および生体反応実行方法、ＤＮＡチップ、情報処理装置および情報処理方法、プログラム、並びに、記録媒体 - 特許庁 - The DSP chip itself serves as a processor for processing command speech and continuous speech and an embedded speech recognition engine.
ＤＳＰチップ自体は、指令音声及び連続音声を処理するためのプロセッサ及び埋め込み音声認識エンジンとしてとしての機能を果す。 - 特許庁 - To provide a trace memory for storing internal bus access information for housing internal bus access information without increasing a chip area in a processor.
チップ面積を増大させることなく内部バスアクセス情報を格納する内部バスアクセス情報格納用トレースメモリをプロセッサ内に設ける。 - 特許庁 - MOS FIELD EFFECT TRANSISTOR TYPE QUANTUM DOT LIGHT-EMITTING ELEMENT AND LIGHT-RECEIVING ELEMENT, PHOTOELECTRON INTEGRATED CHIP USING THE SAME, AND DATA PROCESSOR
ＭＯＳ電界効果トランジスタ型量子ドット発光素子および受光素子、これらを利用した光電子集積チップおよびデータ処理装置 - 特許庁 - A gating network is coupled with the processor unidirectional buses so that the chip is provided with an alternative externally-wired bus structure.
ゲーティング・ネットワークを、これらのプロセッサ単一方向バスに結合し、チップが代替の外部配線されたバス構造を有することができるようにする。 - 特許庁 - To provide a network on chip (NOC) that includes integrated processor (IP) blocks, routers, memory communications controllers, and network interface controllers.
統合プロセッサ（ＩＰ）・ブロック、ルータ、メモリ通信制御装置およびネットワーク・インターフェース制御装置を含むネットワーク・オン・チップ（ＮＯＣ）を提供すること。 - 特許庁 - When the periodical transmission request is received, the outer processor 6 transmits the token to which a periodical transmission request response is added to the neuron chip 5.
外部プロセッサ６は、定期送信要求を受信したときは定期送信要求応答が付加されたトークンをニューロンチップ５に送信する。 - 特許庁 - To solve a problem on an increase of an area of a chip, found when a memory exclusively used for transferring data is loaded inside of an LSI as a means for transmitting a result of the operation by a coprocessor to a processor, in the LSI provided with the coprocessor besides the processor.
プロセッサの他にコプロセッサを搭載したＬＳＩで、コプロセッサの演算結果をプロセッサに送る手段として、データ転送専用のメモリをＬＳＩの内部に搭載するとチップの面積が増大してしまう。 - 特許庁 - To provide an information processor and a data processing method, allowing stabilization of communication between the information processor having a reader/writer function and an information processing terminal mounted with a non-contact type IC (Integrated Circuit) chip.
リーダ／ライタ機能を備える情報処理装置と非接触式ＩＣチップを搭載した情報処理端末との間における通信を安定化することが可能な情報処理装置、およびデータ処理方法を提供する。 - 特許庁 - This media processor has: an application processing processor 1 having a first application 11 and a second application 12; and a media processing processor 2 having an analysis part 21, a media module information processing part 22, a music reproduction module 23, a voice communication module 24 and an in-chip memory 25.
メディア処理装置は、第１のアプリケーション１１及び第２のアプリケーション１２を有するアプリケーション処理プロセッサ１と、解析部２１、メディアモジュール情報処理部２２、音楽再生モジュール２３、音声通話モジュール２４、及びチップ内メモリ２５を有するメディア処理プロセッサ２とを備えている。 - 特許庁 - To design a processor chip so as to be provided with a unidirectional input/output bus or a bi-directional input/output bus to be optionally selected.
任意選択の単一方向入出力バスまたは両方向入出力バスを有するようにプロセッサ・チップを設計することができるようにする。 - 特許庁 - To provide an image processor capable of obtaining a more appropriate image output in printing or copying by using an ID chip incorporated in a sheet member.
シート状部材に組み込まれたＩＤチップを利用して、プリントやコピーの際に、より適切が画像出力を得ることができる画像処理装置を提供する。 - 特許庁 - To provide a data processor capable of reducing the scale of circuitry for USB interface control required when a plurality of USB devices are integrated on chip.
複数のＵＳＢデバイスをオンチップしたとき必要なＵＳＢインタフェース制御のための回路規模を縮小することができるデータプロセッサを提供する。 - 特許庁 - The stacked semiconductor memory device comprises a plurality of memory chips that are stacked on a processor chip; a plurality of penetration electrodes (TSV); and an input/output buffer.
積層半導体メモリ装置は、プロセッサチップの上部に積層された複数のメモリチップ、複数の貫通電極（ＴＳＶ）及び入出力バッファを含む。 - 特許庁 - To provide an information processor for suppressing power consumption even when a rewritable memory is arranged outside an IC chip.
書き換え可能なメモリがＩＣチップの外部に配置されていても消費電力を抑えることができる情報処理装置を提供することを目的とする。 - 特許庁 - The information processor 100 enciphers the electronic data with the added equipment information, using a secret key stored in the TPM chip 10.
そして、情報処理装置１００は、機器情報が付加された電子データを、ＴＰＭチップ１０に格納されている秘密鍵を用いて暗号化する。 - 特許庁 - SELF-DIAGNOSTIC METHOD FOR ELECTRONIC CIRCUIT, DIGITAL DATA PROCESSOR PROVIDED WITH SELF-DIAGNOSTIC FUNCTION, RECORD MEDIUM AND ONE-CHIP SEMICONDUCTOR INTEGRATED DEVICE
電子回路の自己診断方法および自己診断機能を備えたデジタル式データ処理装置および記録媒体およびワンチップ半導体集積装置 - 特許庁 - To provide a processor and a semiconductor device capable of preventing leakage of internal secret information without providing a pin for inputting a predetermined signal for blocking input/output of data on a semiconductor chip, and without incorporating another processor in the semiconductor chip.
実施形態は、データの入出力を遮断するための所定の信号を入力するためのピンを半導体チップに設けることなく、かつ別のプロセッサを半導体チップに内蔵することもなく、内部の秘密情報の漏洩を防止することができるプロセッサ及び半導体装置を提供することを目的とする。 - 特許庁 - In the computer system, a chip set 110 as a circuit to manage data transfer between a processor 101 and a memory 107, and an expansion card 106 comprises a circuit 203 to record memory accesses issued by the processor 101 or the expansion card 106 or access history to the expansion card 106 in the chip set.
計算機システムの内部で、プロセッサ１０１及びメモリ１０７、拡張カード１０６間のデータの受け渡しを管理する回路であるチップセット１１０に、プロセッサ１０１または拡張カード１０６が発行したメモリアクセスもしくは拡張カード１０６へのアクセスの履歴を、チップセット内に記録する回路２０３を備える。 - 特許庁 - A carrier tape CT transported to the mounting stage 11 is sensed by the image processor 123 for rough positioning and by the image processor 124 for detailed positioning, and the assembly head 12 is sighted to descend, pressurized the carrier tape toward the mount stage 11, and mount desired IC chip CHIP thereon with heating.
載置台１１に搬送されたキャリアテープＣＴは、画像処理装置１２３により大略位置が、画像処理装置１２４によりさらに詳細位置が検出され、組み込みヘッド１２は照準され下降し、載置台１１に向かって加圧し、加熱を伴なってキャリアテープＣＴに所望のＩＣチップＣＨＩＰを実装する。 - 特許庁 - To provide an information processor for rewriting software stored in an IC chip loaded device on which a non-contact type IC chip is loaded, a software update control method, a program and an information processing system.
非接触式ＩＣチップを搭載したＩＣチップ搭載装置内に記憶されたソフトウェアの書き換えを行わせることが可能な情報処理装置、ソフトウェア更新制御方法、プログラム、および情報処理システムを提供する。 - 特許庁 - A communication unit 4 makes access directly to the ID chip 6 to read out the ID number not by the read-out control of the ID number from the ID chip 6 by a processor 2 when an inquiry is made from a reading appliance 7.
また、通信ユニット４では、読み取り機器７から問い合わせがあったときに、プロセッサ２によるＩＤチップ６からのＩＤ番号の読み出し制御によらずに、直接ＩＤチップ６へアクセスしてＩＤ番号を読み出す。 - 特許庁 - The image forming system 1 writes job identification information (job ID) for instructing to print on an IC chip 7 attached to printing paper 6, and reads the job ID, written in the IC chip 7, in an ejecting position 300 of a post processor 30.
画像形成システム１は、印刷用紙６に付されたＩＣチップ７に、印刷を指示するジョブの識別情報（ジョブＩＤ）を書き込み、ＩＣチップ７に書き込まれたジョブＩＤを後処理装置３０の排出位置３００で読み出す。 - 特許庁 - To provide an image processor for reducing power consumption of a chip, in which plural functional blocks to constitute a controller to execute various functions are incorporated, to suppress temperature rise of the chip and the increase processing speed.
さまざまな機能を実行させるためのコントローラを構成する複数の機能ブロックが組み込まれたチップの消費電力を削減すると共に、チップの昇温を抑え、処理速度の向上を図った画像処理装置を提供する。 - 特許庁 - It is judged whether the interruption service routine is critical or not, and when it is critical, the override address can be set in the physical location within the on-chip memory 110 of a processor instead of an off-chip memory (RAM) 56.
この方法は、割り込みサービス・ルーチンがクリティカルか否か判別し、クリティカルな場合は、オフチップ・メモリ（ＲＡＭ）５６内の代わりに、処理装置のオンチップ・メモリ１１０内の物理ロケーションにオーバーライド・アドレスをセットすることができる。 - 特許庁 - To solve a problem that difference of transfer speed with the outside of a chip becomes large associated with the increase in processor speed, and the transfer speed is not enough at the trace terminal for outputting trace information by clock cycle of the processor, resulting in unsuccessful data acquisition.
プロセッサの高速化に伴い、チップ外部との転送速度の差が大きくなり、プロセッサのクロックサイクルでトレース情報を出力しようとすると、トレース端子で転送速度が間に合わず、正しくデータを取得できなくなる。 - 特許庁 - An image processing processor 16 of an image processor 10 detects the position of an electrode pad 52 on an IC chip 50 at the time of performing wire bonding by a wire bonder device 40 by processing an image including an electrode pad.
画像処理装置１０の画像処理プロセッサ１６は、ワイヤボンダ装置４０によってワイヤボンディングする際のＩＣチップ５０上の電極パッド５２の位置を、電極パッドを含む画像を画像処理することにより検出する。 - 特許庁 - This on-vehicle recorder 1 has: the one-chip data processor 10 coupled to signal lines transmitting the functional information indicating vehicle conditions; and an external memory 40.
本発明の車載レコーダ（１）は車両の状態を表す機能情報が伝達される信号線に結合されるワンチップのデータプロセッサ（１０）と外部メモリ（４０）を有する。 - 特許庁 - A system chip 3 returns a response that a request response processor 46 inside an IO request processing section 33 has received by a serial interface 34 and stores it in a latch 41.
システムチップ３は、ＩＯリクエスト処理部３３内部のリクエスト応答処理部４６が受信した応答を、シリアルインタフェース３４で折り返してラッチ４１に格納する。 - 特許庁 - To provide a color processor capable of obtaining combinations of values of color components to be color-chip colors mapped to a color gamut satisfying set limitation in each hole and corner.
設定されている制限を満たす色域に隅々まで配置された色票色となる色成分の値の組み合わせを得ることができる色処理装置を提供する。 - 特許庁 - The mixer of the RF front end processor chip receives the second signal and the third signal and generates a middle band signal from a resonance signal, the second signal and the third signal.
ＲＦフロントエンドプロセッサチップのミキサは第二信号及び第三信号を受信し、共振信号、第二信号及び第三信号から中帯域信号を生成する。 - 特許庁 - When the writing data size instructed from the host processor 21 is that except for one sector size, writing data is stored in a flash memory chip 14 where the memory block size is four sectors.
ホスト処理装置２１から指示される書き込みのデータサイズが、１セクタサイズ以外の場合、書き込みデータを、メモリブロックサイズが４セクタであるフラッシュメモリチップ１４に格納する。 - 特許庁 - The digital cellphone with the camera can thereby carry out settlement processing between itself and the settlement processor using the order list stored in the non-contact IC chip.
これにより、カメラ付ディジタル携帯電話機は、非接触ＩＣチップに記憶された注文リストを用いて、決済処理装置との間で決済処理を実行することができる。 - 特許庁 - To provide a processor in which an area occupied by a forwarding circuit on a semiconductor chip is made small by eliminating the necessity of an address comparator or the like and reducing a circuit scale of the forwarding circuit.
アドレス比較回路等を不要にしてフォワーディング回路の規模を小さくして、半導体チップ上のフォワーディング回路の占める面積の小さいプロセッサを提供する。 - 特許庁 - To provide an IC card processor for determining a failure of an IC card itself due to the disconnection or conduction failure of the IC chip part of an IC card.
ＩＣカードのＩＣチップ部における断線や導通不良等によるＩＣカード自体の不具合を判定することができるＩＣカード処理装置を提供する。 - 特許庁 - To provide an information processor capable of efficiently utilizing an on-chip memory which is accessible at high speed by a simple hardware structure and does not need special software processing.
簡易なハードウェア構成で、かつ特別なソフトウェア処理を必要とせず、高速アクセス可能なオンチップメモリを効率的に利用できる情報処理装置を提供する。 - 特許庁 - When a writing data size instructed from a host processor 21 is equal to one sector size, writing data is stored in a flash memory chip 13 where a memory block size is one sector.
ホスト処理装置２１から指示される書き込みのデータサイズが、１セクタサイズに等しい場合、書き込みデータを、メモリブロックサイズが１セクタであるフラッシュメモリチップ１３に格納する。 - 特許庁 - The image detection processor comprises sixty-four image detection processing elements 12 arranged in eight rows by eight columns in the form of a two-dimensional array and formed on one chip.
画像検出処理装置は、８行８列の２次元アレイ状に配列された６４個の画像検出処理要素１２を１チップ上に形成して構成される。 - 特許庁 - To provide an inexpensive image processor with which a picture effect such as wipe/dissolve similar to conventional one can be provided and a circuit can be easily made into one chip even when the circuit scale is reduced by using the FIFO of small capacity.
容量の大きい４個のＦＩＦＯを用いないと、ワイプ／ディゾルブなどの画面効果を実現できず、回路規模が大きくなって１チップ化し難くなる。 - 特許庁 - The image processor 100 collects an information of operation history in reference to the operation history by a TPM chip 10 when an instrument is used to produce the hash value of the collected information of operation history and record the produced hash value in the chip.
画像処理装置１００は、機器が使用されると、ＴＰＭチップ１０で、機器が使用された際の使用履歴に関する使用履歴情報を収集し、収集した使用履歴情報のハッシュ値を生成し、生成したハッシュ値をその内部に記録する。 - 特許庁 - Before the preliminary cell C3 is integrated into the on-line system 000, service processor firmware B1 copies the range register group initial value setting with respect to the virtual chip set A3 to the predetermined area of a memory 32 on the preliminary cell C3 as a register group initial value with respect to the chip set 33.
サービス・プロセッサ・ファームウェアＢ１は、予備セルＣ３をオンライン・システム０００へ組み込む前に、仮想チップセットＡ３に対するレンジ・レジスタ群初期値をチップセット３３に対するレンジ・レジスタ群初期値として予備セルＣ３上のメモリ３２の所定領域へコピーする。 - 特許庁 - In the image processor, when accessing the register inside each image processing block in an image processing chip, a bus to be used for transferring a command packet sent from the CPU within the image processing chip and within each image processing block can be automatically switched between a command bus 2109 and a data bus 2107.
画像処理チップ内の各画像処理ブロック内のレジスタへのアクセス時にCPUから送信されるコマンドパケットを該画像処理チップ内及び画像処理ブロック内でコマンドバス乃至データバスのどちらを使用して転送するかを自動的に切り替える構成とする。 - 特許庁 - To provide a noncontact IC card, capable of reducing stress to be impressed to a connection part with an IC chip and/or a loop antenna, when the curve is curved and preventing the connection part with the IC chip and/or the loop antenna from being damaged for an electromagnetic induction type noncontact IC card which is capable of exchanging information between an IC chip and an external data processor via radio waves.
ＩＣチップと外部のデータ処理装置とが電波を介して情報を交換する電磁誘導方式の非接触ＩＣカードに関し、湾曲に伴ってＩＣチップやループアンテナとの接続部に印加されるストレスを軽減し、ＩＣチップやループアンテナとの接続部が破損するのを防止可能な非接触ＩＣカードの提供を目的とする。 - 特許庁 - To provide a computer-implemented method, system and computer program for retrieving arbitrarily aligned vector operands within a highly threaded Network On a Chip (NOC) processor.
高スレッド化ネットワーク・オン・ア・チップ（ＮＯＣ）プロセッサ内の任意に整列されたベクトル・オペランドを検索するためのコンピュータによって実行される方法、システム、およびコンピュータ・プログラムを提供することにある。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
